PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2002-351850

(43) Date of publication of application: 06.12.2002

(51)Int.Cl.

G06F 15/167

G06F 9/54

G06F 12/14

G06F 15/16

G06F 15/177

(21)Application number : 2002-079357

(71)Applicant : SONY COMPUTER

ENTERTAINMENT INC

(22) Date of filing:

20.03,2002

(72)Inventor: SUZUOKI MASAKAZU

YAMAZAKI TAKESHI

(30)Priority

Priority number : 2001 815554


Priority date: 22.03.2001

Priority country: US

(54) DATA PROCESSING METHOD ON PROCESSOR AND DATA PROCESSING SYSTEM (57) Abstract:

PROBLEM TO BE SOLVED: To provide computer architecture and a programming model for high speed processing via a broadband network.

SOLUTION: The above-mentioned architecture uses uniform modular structure, a common computing module and a uniform software cell. A control device, plural of processing units, plural of local memory units as a base on which the processing unit executes a program, a direct memory access, a controller and shared main memory are included in a common computing module. A synchronization system and a method to perform adjusted read and write of data from the shared main memory by the processing unit are provided.



(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-351850 (P2002-351850A)

(43)公開日 平成14年12月6日(2002.12.6)


(51) Int.CL*		識別記号		FΙ					ž	-"(2))"(参考)
G06F	15/167			G 0 €	F	15/167			A	5B017
	9/54					12/14		310	K	5B045
1	12/14	310				15/16		610	F	5B076
1	15/16	610						620	В	
		620						640	В	
			審查請求	有	常常	項の数33	OL	(全 41	E)	最終更に続く
(21)出顯番号		特顯2002-79357(P200	2-79357)	(71) [山ç人					**************************************
		75-31 (20 A 19AA III AAAA				77 - 77-5	•—-	ー・コン	(C.24)	ータエンタデイ
(22)出願日		平成14年 3 月20日 (2002. 3. 20)				ンメン		k= a 1		
con or to be as				/#AL 2	w 1421 af s			坂7-1	– i	<u> </u>
(31)優先権主張番号		09/815, 554		(12)9	的现在	· 煩稅 :		~	_ ~	1 = 10-5031
(32)優発目		平成13年3月22日(2001.3	3, 22)			東京都港区赤坂7丁目1巻1号 株式会社 ソニー・コンピュータエンタテインメント				
(33)優先權主張国		米国(US)					・コン	ピュータ	エン:	タテインメント
			i			内				
				(74) f	(理人					
						弁理士	鈴木	正剛	(3 }	2名)
										最終質に続く

(54) 【発明の名称】 プロセッサでのデータ処理方法及びデータ処理システム

(57)【要約】

【課題】 広帯域ネットワークを介する高速処理用コン ピュータ・アーキテクチャとプログラミング・モデルが 提供される。

【解決手段】 上記アーキテクチャは、均一なモジュラ ー構造と、共通のコンピューティング・モジュールと、 均一なソフトウェア・セルとを用いる。共通のコンピュ ーティング・モジュールの中には、副御装置と、複数の 処理ユニットと、処理ユニットがプログラムを処理する 元となる彼数のローカルメモリと、ダイレクト・メモリ ・アクセスと、コントローラと、共用メイン・メモリと が含まれる。共用メイン・メモリからのデータの調整さ れた読み出しと書き込みを処理ユニットによって行うた めの同期システムと方法とが提供される。



(2)

【特許請求の範囲】

【請求項1】 プロセッサでのデータ処理方法であっ て、前記プロセッサは、少なくとも1つの処理ユニット と、前記1つの処理ユニットに関連付けられた第1ロー カル・メモリと、メイン・メモリとを有し、前記メイン メモリは、複数のメモリ・ロケーションを含み、各メ モリ・ロケーションは、前記メイン・メモリにおいて前 記メモリ・ロケーションに関連付けられるとともに前記 ヌモリ・ロケーションに格納されたデータのステータス ントを含み、前記ステータス状態は、第1ステータスと 第2ステータスとを有するように成す前記データ処理方 法において、

1

前記1つの処理ユニットからの指示に応答して、前記第 1ローカル・メモリから、前記1つのメモリ・ロケーシ ョンへの第1データの書き込みを開始するステップと、 前記」つのメモリ・ロケーションに関連付けられた追加 メモリ・セグメントに格納されている前記状態情報を評 価するステップと、

メモリ・セグメントに格納されている前記状態情報が、 前記第1ステータス状態を示す場合は、前記第1データ の書き込みを禁止するステップと、を有することを特徴 とする方法。

【請求項2】 請求項1に記載のデータ処理方法におい て、前記1つのメモリ・ロケーションと関連する追加メ モリ・セグメント内に格納された前記状態情報が、前記 第2ステータス状態を示す場合は、前記第1データの書 き込みを許可するステップをさらに有することを特徴と する方法。

【請求項3】 請求項2に記載のデータ処理方法におい て、前記1つのメモリ・ロケーションと関連付けられた 追加メモリ・セグメント内に格納された前記状態情報 が、前記第2ステータス状態を示す場合は、前記第1デ ータを、前記1つのメモリ・ロケーションへ書き込み、 かつ前記1つのメモリ・ロケーションと関連付けられた 追加メモリ・セグメント内に格納された前記状態情報 を、前記第1ステータスを示すように変更するステップ をさらに有することを特徴とする方法。

て、前記ステータス状態が、第3ステータスを育し、前 記第3ステータスの前記状態情報が、前記プロセッサの 1つの処理ユニットと関連付けられたローカル・メモリ 内の絡納位置のアドレスを育し、

前記1つのメモリ・ロケーションと関連付けられた追加 メモリ・セグメント内に絡納された前記状態情報が、前 記第3ステータスを示す場合は、前記第1データを前記 1つのメモリ・ロケーションに書き込むステップと、そ の後、前記1つのメモリ・ロケーションから、前記1つ のメモリ・ロケーションと関連付けられた追加メモリ・ 50 関する予約情報の格納専用の追加格納セグメントを含

セグメント内に絡納された前記状態情報で指定されたロ ーカル・メモリの格納位置へ前記第1データを自動的に 読み込むステップと、をさらに有することを特徴とする

【請求項5】 プロセッサでのデータ処理方法であっ

前記プロセッサは、少なくとも1つの処理ユニットと、 前記1つの処理ユニットに関連付けられた第1ローカル メモリと、メイン・メモリとを有し、前記メイン・メ 状態に関する状態情報の絡納専用の追加メモリ・セグメー10 モリは、複数のメモリ・ロケーションを含み、基メモリ ロケーションは、前記メイン・メモリにおいて前記メ モリ・ロケーションに関連付けられるとともに前記メモ リ・ロケーションに格納されたテータのステータス状態 に関する状態情報の格納専用の追加メモリ・セグメント を含み、前記ステータス状態は、第1ステータスと第2 ステータスを有するように成す前記データ処理方法にお 3'44

前記1つの処理ユニットからの指示に応答して、前記1 つのメモリ・ロケーションから、前記第1ローカル・メ 前記1つのメモリ・ロケーションに関連付けられた追加 20 モリへの第1データの読み込みを開始するステップと、 前記!つのメモリ・ロケーションに関連した追加メモリ ・セグメントに絡納されている状態情報を評価するステ ップと、

前記!つのメモリ・ロケーションに関連した追加メモリ

- セグヌントに絡納されている状態情報が、前記第1ス テータス状態を示す場合は、前記第1データの読込みを 許可するステップと、を有することを特徴とする方法。 【請求項6】 請求項5に記載のデータ処理方法におい で、前記1つのメモリ・ロケーションと関連付けられた 30 追加メモリ・セグメント内に格納された前記状態情報 が、前記第1ステータス状態を示す場合は、前記1つの メモリ・ロケーションから前記第1ローカル・メモリへ 前記第1データを読み込み、かつ、前記1つのメモリ・ ロケーションと関連付けられた追加メモリ・セグメント 内に絡納された前記状態情報を、前記第2のステータス 状態を示すように変更するステップをさらに有すること を特徴とする方法。

【請求項7】 請求項5に記載のデータ処理方法におい で、前記1つのメモリ・ロケーションと関連付けられた 【請求項4】 請求項1に記載のデータ処理方法におい 46 追加メモリ・セグメント内に格納された前記状態情報 が、前記第2ステータス状態を示す場合は、前記第1デ ータの読み込みを一時的に禁止するステップをさらに有 することを特徴とする方法。

【請求項8】 請求項5に記載のデータ処理方法におい

前記第1ローカル・メモリが、複数のローカル絡納位置 を有し、各々の前記ローカル格納位置は、前記第1のロ ーカル・メモリにおいて前記ローカル格納位置に関連づ けられるとともに、前記ローカル格納位置の予約状態に み、前記予約状態は、前記ローカル格納位置がデータの 記憶のために予約されていることを示す第1予約状態 と、前記ローカル格納位置がデータの記憶のために予約 されていないことを示す第2予約状態とを有し、

3

前記1つの処理ユニットの前記指示に応答して、前記ロ ーカル格納位置に関連付けられた追加格納セグメントに 格納されている予約情報を、前記第2予約状態から前記 第1予約状態に変更するステップをさらに有することを 特徴とする方法。

【請求項9】 請求項8に記載のデータ処理方法におい 10 て、前記ステータス状態が、第3ステータス状態を有 し、前記第3ステータス状態の前記状態情報が、前記ブ ロセッサの1つの処理ユニットと関連付けられたローカ ル・メモリ内の絡納位置のアドレスを育し、

前記1つのメモリ・ロケーションと関連付けられた追加 メモリ・セグメント内に格納された状態情報が、第2ス テータス状態を示す場合は、前記1つのメモリ・ロケー ションと関連付けられた追加メモリ・セグメント内に格 納された状態情報を、第3ステータス状態を示すように 変更して、前記1つのローカル格納位置のアドレスに、 前記状態情報を与えるステップをさらに有することを特 激とする方法。

【請求項10】 請求項9に記載のデータ処理方法にお いて、前記1つのメモリ・ロケーションと関連付けられ た追加メモリ・セグメント内に格納されている前記状態 情報が、前記第3ステータス状態を示す場合は、第2デ ータを、前記1つのメモリ・ロケーションに書き込み、 かつ、1つのメモリ・ロケーションと関連付けられた追 加メモリ・セグメント内に格納されている前記状態情報 1つのメモリ・ロケーションから前記1つのローカル格 納位置へ、前記第2データを自動的に読み込み、かつ、 前記しつのローカル格納位置と関連付けられた追加格納 セグメント内に格納されている予約情報を、前記第2予 約状態を示すように変更するステップをさらに有するこ とを特徴とする方法。

【謔求項11】 請求項5に記載のデータ処理方法にお いて、前記ステータス状態が、第3ステータス状態を有 し、前記第3ステータス状態の前記状態情報が、前記プ ル・メモリ内の絡納位置のアドレスを育し、かつ、前記 1 つのメモリ・ロケーションと関連付けられた追加メモ リ・セグメント内に格納された前記状態情報が、前記第 3ステータスを示す場合は、前記第1データの読込みを 禁止するステップをさらに有することを特徴とする方

【請求項12】 データ処理システムにおいて、 少なくとも1つの処理コニットを有ずるプロセッサと、 前記しつの処理ユニットと関連付けられた第1ローカル ・メモリと、

メイン・メモリと、を有し、前記メイン・メモリは、復 数のメモリ・ロケーションを含み、各メモリ・ロケーシ ョンは、前記メモリ・ロケーションに関連付けられると ともに、前記メモリ・ロケーションに絡納されたデータ のステータス状態に関する状態情報の格納専用の追加メ モリ・セグメントを含み、前記ステータス状態は、第1 ステータスと第2ステータスを有し、

前記しつの処理ユニットからの指示に応答して、前記第 1ローカル・メモリから、前記メモリ・ロケーションへ の第1データの書き込みを開始する手段と、

前記1つのメモリ・ロケーションに関連付けられた前記 追炯メモリ・セグメントに絡納されている前記状態情報 を評価する手段と、

前記しつのメモリ・ロケーションに関連付けられた前記 追加メモリ・セグメントに格納されている前記状態情報 が、前記第1ステータス状態を示す場合は、前記第1デ ータの書き込みを禁止する手段と、を有することを特徴 とするシステム。

【請求項13】 請求項12に記載のデータ処理システ 20 ムにおいて、前記1つのメモリ・ロケーションと関連付 けられた前記追加メモリ・セグメント内に格納された前 記状態情報が、前記第2ステータス状態を示す場合は、 前記第1データの書き込みを許可する手段をさらに有す るととを特徴とするシステム。

【請求項14】 請求項13に記載のデータ処理システ ムにおいて、前記1つのメモリ・ロケーションと関連付 けられた追加メモリ・セグメント内に絡納された前記状 騰情報が、前記第2ステータス状態を示す場合は、前記 1つのメモリ・ロケーションへ前記第1データを書き込 を、前記第2ステータス状態を示すように変更し、前記 30 み、かつ前記1つのメモリ・ロケーションと関連付けち れた追加メモリ・セグメント内に格納された前記状態情 報を、前記第1ステータス状態を示すように変更する手 段をさらに有することを特徴とするシステム。

> 【請求項15】 請求項12に記載のデータ処理システ ムにおいて、前記ステータス状態が、第3ステータス状 艦を有し、前記第3ステータスの前記状態情報が、前記 プロセッサの1つの処理ユニットと関連付けられたロー カル・メモリ内の格納位置のアドレスを有し、

前記1つのメモリ・ロケーションと関連付けられた追加 ロセッサの1つの処理ユニットと関連付けられたローカ 40 メモリ・セグメント内に絡納された状態情報が、前記第 3ステータスを示す場合は、前記1つのメモリ・ロケー ションに前記第1データを書き込む手段と、その後、前 記しつのメモリ・ロケーションから、前記しつのメモリ ・ロケーションと関連付けられた追加メモリ・セグメン ト内に格納された前記状態情報に指定されたローカル・ メモリの格納位置へ、前記第1データを自動的に読み込 む手段と、をさらに有することを特徴とするシステム。 【請求項16】 データ処理システムにおいて、

> 少なくとも1つの処理ユニットから成るプロセッサと、 50 前記1つの処理ユニットと関連付けられた第1ローカル

(4)

ずるシステム。

・メモリと、

メイン・メモリと、を有し、前記メイン・メモリは、復 数のメモリ・ロケーションを含み、各メモリ・ロケーシ ョンは、前記メモリ・ロケーションに関連付けられると ともに前記メモリ・ロケーションに絡納されたデータの 前記ステータス状態に関する状態情報の格納専用の追加 メモリ・セグメントを含み、前記ステータス状態は、第 1ステータスと第2ステータスを有し、

前記1つの処理ユニットからの指示に応答して、前記1 つのメモリ・ロケーションから、前記第1ローカル・メー19 モリへの第1データの読み込みを開始する手段と、

前記」つのメモリ・ロケーションに関連付けられた追加 メモリ・セグメントに格納されている前記状態情報を評。 価する手段と

前記1つのメモリ・ロケーションに関連付けられた追加 メモリ・セグメントに格納されている前記状態情報が、 前記第1ステータス状態を示す場合は、前記第1データ の読み込みを許可する手段と、を有することを特徴とす るシステム。

ムにおいて、前記1つのメモリ・ロケーションと関連付 けられた追加メモリ・セグメント内に絡納された前記状 艦情報が、前記第1ステータス状態を示す場合は、前記 1 つのメモリ・ロケーションから前記第1 ローカル・メ モリへ、前記第1データを読み込み、かつ、前記1つの ヌモリ・ロケーションと関連付けられた追加メモリ・セ グメント内に絡納されている前記状態情報を、前記第2 ステータス状態を示すように変更する手段をさらに有す るととを特徴とするシステム。

【請求項18】 請求項16に記載のデータ処理システ 30 ムにおいて、前記1つのメモリ・ロケーションと関連付 けられた追加メモリ・セグメント内に絡納された前記状 騰情報が、前記第2ステータス状態を示す場合は、前記 第1データの読み込みを一時的に禁止する手段をさらに 有することを特徴とするシステム。

【請求項19】 請求項16に記載のデータ処理システ ムにおいて、前記第1ローカル・メモリが、複数のロー カル格納位置を有し、各々の前記ローカル格納位置は、 前記第1のローカル・メモリにおいて前記ローカル格納 位置に関連付けられるとともに前記ローカル格納位置の 40 予約状態に関する予約情報の格納専用の追加格納セグメ ントを含み、前記予約状態は、前記ローカル格納位置が データの記憶のために予約されていることを示す第1予 約状態と、前記ローカル格納位置がデータの記憶のため に予約されていないことを示す第2予約状態とを有し、 前記1つの処理ユニットの前記指示に応答して、前記1 つのローカル格納位置に関連付けられた追加格納セグメ ントに格納されている前記予約情報を 前記第2予約状 艦から前記第1予約状態に変更する手段をさらに有する ことを特徴とするシステム。

【請求項20】 請求項19に記載のデータ処理システ ムにおいて、前記ステータス状態が、第3ステータスを 有し、前記第3ステータスの前記状態情報が、前記プロ セッサの1つの処理ユニットと関連付けられたローカル ・メモリ内の絡納位置のアドレスを有し、前記1つのメ モリ・ロケーションと関連付けられた追加メモリ・セグ メント内に格納された前記状態情報が、前記第2ステー タスを示す場合は、前記1つのメモリ・ロケーションと 関連付けられた追加メモリ・セグメント内に格納された 前記状態情報を、前記第3ステータス状態を示すように 変更して、前記1つのローカル格納位置のアドレスに、 前記状態情報を与える手段をさらに有することを特徴と

【請求項21】 請求項20に記載のデータ処理システ **ムにおいて、前記1つのメモリ・ロケーションと関連付** けられた追加メモリ・セグメント内に格納された前記状 艦情報が、前記第3ステータス状態を示す場合は、前記 1つのメモリ・ロケーションへ第2データを書き込み、 かつ。前記1つのメモリ・ロケーションと関連付けられ 【請求項17】 請求項16に記載のデータ処理システ 26 た追加メモリ・セグメント内に格納された前記状態情報 を、前記第2ステータス状態を示すように変更し、前記 1つのメモリ・ロケーションから前記1つのローカル格 納位置へ、前記第2データを自動的に読み込み、かつ、 前記1つのローカル格納位置と関連付けられた追加格納 セグメント内に絡納された前記予約情報を、前記第2予 約状態に変更する手段をさらに有することを特徴とする システム。

> 【請求項22】 請求項16に記載のデータ処理システ ムにおいて、前記ステータス状態が、第3ステータスを 有し、前記第3ステータスの前記状態情報が、前記プロ セッサの1つの処理ユニットと関連付けられたローカル - メモリ内の絡納位置のアドレスを有し、かつ、前記1 つのメモリ・ロケーションと関連付けられた追加メモリ ・セグメント内に格納された前記状態情報が、前記第3 ステータスを示す場合は、前記第1データの読込みを禁 止する手段をさらに有することを特徴とするシステム。 【請求項23】 データ処理システムにおいて、 少なくとも1つの処理ユニットから成るプロセッサと、 前記1つの処理ユニットと関連付けられた第1ローカル

> ・メモリと、 メイン・メモリと、を有し、前記メイン・メモリは、復 数のメモリ・ロケーションを含み、各メモリ・ロケーシ ョンは、前記メイン・メモリにおいて前記メモリ・ロケ ーションに関連付けられるとともに前記メモリ・ロケー ションに格納されたデータのステータス状態に関する状 騰情報の格納専用の追加メモリ・セグメントを含み、前

> 記ステータス状態は、第1ステータスと第2ステータス

前記1つの処理ユニットからの指示に応答して、前記第 50 1ローカル・メモリから、前記メモリ・ロケーションへ

5/14/2008

の第1データの書き込みを開始する操作が可能で、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに格納されている前記状態情報が、前記第1ステータス状態を示す場合は、前記第1データの書き込みを禁止する操作が可能であるメモリ・コントローラを有することを特徴とするシステム。

【請求項24】 請求項23に記載のデータ処理システ 10 ムにおいて、前記メモリ・コントローラは、更に、前記 1 つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第2ステータス状態を示す場合に、前記第1データの書込みを許可する操作が可能であることを特徴とするシステム

【語求項25】 請求項24に記載のデータ処理システムにおいて、前記メモリ・コントローラは、房に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第202ステータス状態を示す場合に、前記メモリ・コントローラによって、前記1つのメモリ・ロケーションへ前記第1データを書き込む操作が可能であり、かつ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記第1ステータス状態を示すように変更する操作が可能であることを特徴とするシステム。

【請求項26】 請求項23に記載のデータ処理システムにおいて、前記ステータス状態が、第3ステータスを有し、前記第3ステータスの前記状態情報に、前記プロ 30セッサの1つの処理ユニットと関連付けられたローカル・メモリ内の絡納位置のアドレスを育し、

前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第3ステータスを示す場合は、前記1つのメモリ・ロケーションに前記第1データを書き込む操作がさらに可能であり、その後、前記1つのメモリ・ロケーションから、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報に指定されたローカル・メモリの格納位置へ、前記第1データを自動的に読み込む操作が可能であるととを特徴とするシステム。【語求項27】 データ処理システムにおいて、

少なくとも1つの処理ユニットから成るプロセッサと、前記1つの処理ユニットと関連付けられた第1ローカル・メモリと、

メイン・メモリと、を有し、前記メイン・メモリは、復 数のメモリ・ロケーションを含み、各メモリ・ロケーションは、前記メイン・メモリにおいて前記メモリ・ロケーションに関連付けられるとともに前記メモリ・ロケー 50

ションに格納されたデータのステータス状態に関する前記状態情報の格納専用の追加メモリ・セグメントを含み、前記ステータス状態は、第1ステータスと第2ステータスを有し、

前記1つの処理ユニットからの指示に応答して、前記1つのメモリ・ロケーションから、前記第1ローカル・メモリへの第1データの読み込みを開始する操作が可能で、前記1つのメモリ・セグメントに絡納されている状態情報を評価する操作が可能で、かつ、前記1つのメモリ・ロケーションに関連付けられた追加メモリ・セグメントに絡納されている状態情報が、前記第1ステータス状態を示す場合は、前記第1データの読み込みを許可する操作が可能であるメモリ・コントローラを有することを特徴とするシステム。

【請求項28】 請求項27に記載のデータ処理システムにおいて、前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、第1ステータス状態を示す場合は、前記メモリ・コントローラによって、前記1つのメモリ・ロケーションから前記第1ローカル・メモリへ前記第1データを読み込む操作が可能であり、かつ、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記第2ステータス状態に変更する操作が可能であることを特徴とするシステム。

【請求項29】 請求項27に記載のデータ処理システムにおいて、前記メモリ・コントローラは、 原に、前記 1つのメモリ・ロケーションと関連付けられた追加格納セグメント内に絡納された前記状態情報が、前記第2ステータス状態を示す場合は、前記メモリ・コントローラによって、前記第1データの読み込みを一時的に禁止する操作が可能であることを特徴とするシステム。

【請求項30】 請求項27に記載のデータ処理システムにおいて、前記第1ローカル・メモリが、複数のローカル絡納位置を有し、各々の前記ローカル格納位置は、前記第1のローカル・メモリにおいて前記ローカル格納位置に関連付けられるとともに前記ローカル格納位置の予約状態に関する予約情報の格納専用の追加記憶セグメントを含み、前記予約状態は、前記ローカル格納位置がデータ記憶のために予約されていることを示す第1予約状態と、前記ローカル格納位置がデータ記憶のために予約されていないことを示す第2予約状態とを有し、前記11000000円である。

前記メモリ・コントローラが、更に、前記1つの処理ユニットの前記指示に応答して、前記ローカル格納位置に 関連付けられた追加メモリ・セグメントに格納されている前記予約情報を、前記第2予約状態から前記第1予約 状態に変更する操作が可能であることを特徴とするシステム。

【請求項31】 請求項30に記載のデータ処理システ

10

ムにおいて、前記ステータス状態が、第3ステータスを 有し、前記第3ステータスの前記状態情報に、前記プロ セッサの1つの処理ユニットと関連付けられたローカル ・メモリ内に絡納位置のアドレスを有し、

9

前記メモリ・コントローラは、夏に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された状態情報が、前記第2ステータスを示す場合は、前記メモリ・コントローラが、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報を、前記第3ステー 10 タス状態を示すように変更して、前記1つのローカル格納位置のアドレスに、前記状態情報を与える操作が可能であることを特徴とするシステム。

【請求項32】 請求項31に記載のデータ処理システムにおいて、前記メモリ・コントローラは、原に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第3ステータス状態を示す場合に、前記1つのメモリ・ロケーションに第2データを書き込み、前記1つのメモリ・ロケーションと関連する追加メモリ・セグメント内に20格納された前記状態情報を、前記第2ステータス状態を示すように変更し、前記1つのスモリ・ロケーションから前記1つのローカル格納位置へ、前記第2データを自動的に読み込み、かつ、前記1つのローカル格納位置と関連付けられた追加格納セグメント内に格納された前記予約情報を、前記第2予約状態を示すように変更する操作が可能であるととを特徴とするシステム。

【請求項33】 請求項27に記載のデータ処理システムにおいて、前記ステータス状態が、第3ステータスを有し、前記第3ステータスの前記状態情報に、前記プロ 30セッサの1つの処理ユニットと関連付けられたローカル・メモリ内の搭納位置のアドレスを有し、

前記メモリ・コントローラは、更に、前記1つのメモリ・ロケーションと関連付けられた追加メモリ・セグメント内に格納された前記状態情報が、前記第3ステータスを示す場合に、前記メモリ・コントローラによって、前記第1データの読み込みを禁止する操作が可能であることを特徴とするシステム。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はコンピュータ・プロセッサ用アーキテクチャとコンピュータ・ネットワークとに関し、広帯域環境におけるコンピュータ・プロセッサおよびコンピュータ・ネットワーク用アーキテクチャに関する。 さらに、本発明は、このようなアーキテクチャのためのプログラミング・モデルに関する。

[0002]

【従来の技術】コンピュータおよび現今のコンピュータ ットの伝送データにアプリケーション自体をも送る必要・ネットワーク(オフィスのネットワークで使用される はなくなっている。従って、このアプローチによって、ローカル・エリア・ネットワーク(LAN)やインターネ 50 必要とされる帯域幅の登は最少化されるものの、ユーザ

ットのようなグローバルネットワークなど)の計算用鉄 體は、スタンド・アローン型の計算用として主として設 計されてきた。コンピュータ・ネットワークを介するデ ータとアプリケーション・プログラム(「アプリケーシ ョン")の共用は、これらのコンピュータおよびコンビ ューティング・デバイスの主要な設計目標ではなかっ た。とれらのコンピュータとコンピューティング・デバ イスは、また、様々な異なるメーカー(モトローラ、イ ンテル、テキサス・インスツルメント、ソニーなど)に よって製造された広範囲の異なるタイプのプロセッサを 用いて一般に設計されたものである。これらのプロセッ サの各々は、それ自身の特定の命令セットと命令セット ·アーキテクチャ(ISA)とを誇っている。 すなわち、 それ自身の特定のセットのアセンブリ言語命令と、これ ちの命令を実行する主演算装置と記憶装置のための構造 とを有する。プログラマは、各プロセッサの命令セット とISAとを理解してこれらのプロセッサ用のアプリケ ーションを書くことを要求される。今日のコンピュータ ・ネットワーク上でのコンピュータとコンピューティン グ・デバイスには異なった種類が混在しているととか ち、データとアプリケーションの共用及びその処理は復 **雑になっている。さらに、この複数種が混在する環境に** 対する調整を行うために、多くの場合、同じアプリケー ションであっても複数のバージョンを用意することが必 要となっている。

【0003】グローバルネットワーク、特にインターネットと接続されたタイプのコンピュータやコンピューティング・デバイスは広範囲に及ぶ。パーソナル・コンピュータ(PC)とサーバーに加えて、これちのコンピューティング・デバイスの中にはセルラー電話、移動用コンピュータ、個人用情報機器(PDA)、セット・トップ・ボックス、デジタルテレビ並びにその他の装置が含まれる。コンピュータやコンピューティング・デバイスにおいて異種製品が混在する中でのデータやアプリケーションを共用することに起因して、大きな問題が生じている。

【0004】これらの問題を解決するためのいくつかの手法が試みられてきた。これらの手法の中には、特に、優れたインターフェースと複雑なプログラミング手法が 含まれる。これらの解決方法では、処理パワーの実質的 増加の実現がしばしば要求される。また、これらの解決方法では、アプリケーションの処理に必要な時間と、ネットワークを介するデータに送に必要な時間とが実質的に増加してしまうという結果がしばしば生じる。【0005】一般に、データは、対応するアプリケーションとは別個に、インターネットを介して伝送される。このアプローチでは、アプリケーションに対応した各セットの伝送データにアプリケーション自体をも送る必要はなくなっている。従って、このアプローチによって、び屋とされる基準傾便の登録を少化されるものの、フェザ

11

ーには不漏の原因となることも多々ある。つまり、クラ イアント側のコンピュータでは、この伝送データを利用 するための適正なアプリケーション、あるいは最新のア プリケーションを入手できない事態も生じ得る。また、 このアプローチでは、ネットワーク上のプロセッサによ って用いられている複数の異種!SAと命令セットに対 応して、各アプリケーション毎にバージョンの異なる復 数のアプリケーションを用意することが要求される。 【()()()(6) Java (登録商標) モデルでは、この間 顋の解決が試みられている。このモデルでは、厳しいセー10 るプログラミング・モデルでこのような処理速度に到達 キュリティ・プロトコルに掌魏する小さなアプリケーシ ョン(「アブレット(applet)」)が用いられている。アブ レットは、ネットワークを介してサーバー側コンピュー タから送信されてクライアント側コンピュータ(「クラ イアント¹)によって実行される。異なる【SAを使用 しているクライアント毎に、同じアプレットであっても 異なるバージョンを送信するという事態を避ける必要が あるため、すべてのJavaアプレットは、クライアン ト側のJava仮想マシーン上で実行される。Java 仮想マシーンとは、Java!SAと命令セットとを備 20 えたコンピュータをエミュレートするソフトウェアであ る。しかし、とのソフトウェアは、クライアント側の! SAとクライアント側の命令セットにより実行される。 クライアント側では「SAと命令セットが各々異なる が、与えられるJavaの仮想マシーンのバージョンは 一つである。したがって、複数の各アブレットでとに異 なるバージョンを用意する必要はない。各クライアント では、当該クライアントにおける「SAと命令セットに 対応した適正なJava仮想マシーンだけをダウンロー ドすれば、javaアプレットを実行できる。 [0007]

【発明が解決しようとする課題】各々の異なるISAと 命令セットに対して異なるバージョンのアプリケーショ ンを書かなければならないという課題は解決されている ものの、Javaの処理モデルでは、クライアント側の コンピュータに対してソフトウェアの追加層が要求され る。ソフトウェアのこの追加層のためにプロセッサの処 理速度は著しく低下する。この速度の低下は、リアルタ イムのマルチメディア・アプリケーションについて特に 著しい。また、ダウンロードされたJavaアブレット の中にはウィルス、処理上の誤動作などが含まれている 可能性がある。これらのウィルスと誤動作はグライアン トのデータベースの破損やその他の損害の原因となる可 能性がある。Javaモデルで用いられているセキュリ ティ用プロトコルでは、"サンドボックス(sandbox)" (Javaアプレットがそれ以上はデータを書き込む) とができない。 クライアント側のメモリ内のスペース) というソフトウェアを設けることにより、この問題の解 決が試みられているとはいえ、このソフトウェア駆動型 り、より多くの処理が必要となる。

【0008】リアルタイムの、マルチメディア・ネット **ワーク用アプリケーションがますます重要なものになり** つつある。これらのネットワーク用アプリケーションで は非常に高速な処理が要求される。将来、そのようなア プリケーション用として毎秒何千メガビットものデータ が必要となるかもしれない。ネットワークの現今のアー キテクチャ、および、特にインターネットのアーキテク チャ、並びに、Javaモデルなどで現在実施されてい するととは非常に難しい。

【0009】したがって、新しいコンピュータ・アーキ テクチャと、コンピュータ・ネットワーク用の新しいア ーキテクチャと、新しいプログラミング・モデルとが求 められている。との新しいアーキテクチャとプログラミ ング・モデルとによって、計算上の負担が付加されるこ となく、ネットワークの様々なメンバー間でのデータと アプリケーションの共用という問題が解決されることが 壁ましい。また、この新しいコンピュータ・アーキテク チャと、プログラミング・モデルとによって、ネットワ ークのメンバー間でのアプリケーションとデータの共用 時に生じる、固有のセキュリティ上の問題も解決される ことが望ましい。

[0010]

【課題を解決するための手段】本発明の一実施形態にお いては、コンピュータと、コンピューティング・デバイ スと、コンピュータ・ネットワーク(あるいはコンピュ 一タ・ネットワークに代えて、コンピュータ・ネットワ ーク・システムや複数のコンピュータを備えたコンピュ 30 ータ・システムというカテゴリーや形態とすることもで きる)とのための新しいアーキテクチャが提供される。 他の実施形態では、本発明は、これらのコンピュータ、 コンピューティング・デバイスおよびコンピュータ・ネ ットワークのための新しいプログラミング・モデルを提 供するものである。

【①①11】本発明によれば、コンピュータ・ネットワ ークのすべてのメンバー(ネットワーク上のすべてのコ ンピュータとコンピューティング・デバイス)は共通の コンピューティング・モジュールから構成される。この **共通のコンピューティング・モジュールは均一な構造を** 有し、好適には同じ!SAが使用される。ネットワーク のメンバーとして、クライアント、サーバー、PC、移 動用コンピュータ、ゲーム用マシーン、PDA、セット ・トップ・ボックス、電気機器、デジタルテレビ、およ び、コンピュータ・プロセッサを用いるその他の装置が 挙げられる。鈎一なモジュラー構造によって、ネットワ ークのメンバーによるアプリケーションとデータの効率 的高速処理と、ネットワークを介するアプリケーション とデータの高速伝送とが可能となる。またこの構造によ セキュリティ・モデルはその実行時に頻繁に不安定にな 50 って、様々なサイズと処理パワーを持つネットワークの メンバーの構成が単純化され、これらのメンバーによる 処理用アプリケーションの作成が単純化される。

【①①12】また、本発明によれば、コンピューターネ ットワークにおいて、前記ネットワークと接続された復 数のプロセッサを有し、前記プロセッサの各々が、同じ 命令セット・アーキテクチャを有する複数の第1の処理 ユニットと、前記第1の処理ユニットを制御するための 第2の処理ユニットとを有し、前記第1の処理ユニット が、前記ネットワークを介して伝送されるソフトウェア ェア・セルの各々が、前記命令セット・アーキテクチャ と互換性のあるプログラムと、前記プログラムと関連付 けられたデータと、前記ネットワークを介して伝送され る前記ソフトウェア・セルのすべての間で前記ソフトウ ェア・セルを一意的に識別するための識別子(倒えばセ ルの識別番号)と、を有することを特徴とするコンピュ ータ・ネットワークも提供される。

【0013】なお、本発明によれば、コンピュータ・ネ ットワークと接続される複数のプロセッサを有するコン ピュータ・システムであって、前記プロセッサの各々 が、同じ命令セット・アーキテクチャを有する複数の第 1の処理コニットと、前記第1の処理ユニットを制御す るための第2の処理ユニットとを有し、前記第1の処理 ユニットが、前記ネットワークを介して伝送されるソフ トウェア・セルを処理するために作動可能であり、前記 ソフトウェア・セルの各々が、前記命令セット・アーキ テクチャと互換性のあるプログラムと、前記プログラム と関連付けられたデータと、前記ネットワークを介して 伝送される前記ソフトウェア・セルのすべての間で前記 ソフトウェア・セルを一意的に識別するための識別子。 (例えばセルの識別番号) と、を有することを特徴とす るコンピュータ・システムも提供される。

【①①14】加えて、本発明によれば、コンピュータ・ ネットワークを介する伝送用ソフトウェア・セルのデー タ・ストリームにおいて、前記コンピュータ・ネットワ ークが、複数のプロセッサを有し、前記ソフトウェア・ セルの各々が、前記プロセッサの中の1以上によって処 理するためのプログラムと、前記プログラムと関連付け **られたデータと、前記ネットワークを介して伝送される** すべてのソフトウェア・セルの中で前記ソフトウェア・ セルを一意的に識別するグローバルな識別子と、を有す るととを特徴とするデータ・ストリームも提供される。 なお、上記模成において、「データ・ストリーム」とい う形態に代えて、「データ構造」という形態、あるいは 「上述のような構造を有するデータ」という形態で本発 明を提供するととも可能である。

【()()15】他の実施形態では、本発明は、ネットワー クを介してデータとアプリケーションを伝送するため の、また、ネットワークのメンバー間でデータとアプリ ケーションを処理するための新しいプログラミング・モ 50 EのDMACは、共用DRAMの任意の部分へのアクセ

デルを提供する。このプログラミング・モデルでは、ネ ットワークのいずれのメンバーでも処理できる。ネット ワークを介して伝送されるソフトウェア・セルが使用さ れる。各ソフトウェア・セルは同じ構造を有し、アプリ ケーションとデータの双方を含むことが可能である。モ ジュラー型コンピュータ・アーキテクチャによって提供 される高速処理と伝送速度の結果、これらのセルの高速 処理が可能となる。アプリケーション用コードは同じ共 通の命令セットと「SAに好適に基づくものである。各 ・セルを処理するために作動可能であり、前記ソフトウ 10 ソフトウェア・セルは、グローバルな識別子(グローバ ル J D)と、セルの処理に必要な計算用リソースの量に ついて説明する情報とを好適に含むことが望ましい。す べての計算用リソースは同じ基本構造を有し、同じ!S Aが用いられているので、このセルの処理を実行する特 定のリソースは、ネットワーク上のどとにでも配置が可

> 【()() 16】基本となる処理用モジュールはプロセッサ ·エレメント(PE)である。PEは、好適には、処理ユ ニット(PU)。ダイレクト・メモリ・アクセス・コント 20 ローラ(DMAC)および複数の付加処理ユニット(AP U)を具備することが望ましい。好ましい実施形態で は、1つのPEは8つのAPUを具備する。PUとAP Uとは、クロスバ・アーキチクチャを好適に備えている 共用ダイナミック・ランダム・アクセス・メモリ(DR AM)を用いてリアルタイムで通信を行う。PUは、A PUによって、データとアプリケーションの処理のスケ ジュール管理と全般的管理とを行う。APUは並列的か つ独立にこの処理を真行する。DMACは、共用DRA Mに絡納されているデータとアプリケーションへのアク 30 セス制御をPUとAPUとによって行う。

能となり、動的に割り当てることができる。

【0017】とのモジュラー構造によれば、ネットワー クのメンバーによって用いられるPEの数は、そのメン バーが必要とする処理パワーに基づく。例えば、1台の サーバーは4つのPBを用いることができ、1台のワー クステーションは2つのPEを用いることができ、1つ のPDAは1つのPEを用いることができる。特定のソ フトウェア・セルの処理に割り当てられるPEのAPU の数は、そのセル内のプログラムとデータの複雑さと大 きさとによって挟まる。

【0018】好ましい実施形態では、複数のPEが1つ の共用DRAMと関連付けられる。好適には、DRAM は複数のセクションに分割され、これらのセクションの 各々は複数のメモリ・バンクに分割される。特に好まし い実施形態では、DRAMは64個のメモリ・バンクを 有し、各バンクは1×ガバイトの記憶容量を有する。D RAMの各セクションは、好適には、バンク・コントロ ーラによって制御されることが望ましく、PEのADM ACは、好適には、各バング・コントローラにアクセス することが望ましい。したがって、この実施形態の各P

スが可能となる。

【①①19】別の騰様では、本発明は、共用DRAMか らのAPUのデータの読み出しと、共用DRAMへのデ ータの書き込みのための同期システムと方法とを提供す る。とのシステムによって、DRAMを共用している彼 数のAPUと複数のPEとの間のコンフリクトが防止さ れる。このシステムと方法とによれば、DRAM領域が 指定され、複数のフルーエンプティ・ピットが絡納され る。これらのフルーエンプティ・ビットの各々は、DR AMの指定鎖域に対応する。この同期システムはDRA 10 クロコード)が分析される。APUによる処理の順番が Mのハードウェアの中に統合化されるので、ソフトウェ アの中で実行されるデータ同期方式の計算上のオーバー ヘッドはこのシステムによって防止される。

15

【0020】また本発明によって、DRAM内にサンド ボックスが設けられ、1つのAPUのプログラム処理用 データから生じる、別のAPUのプログラム処理用デー タの殺損に対するセキュリティが与えられる。基サンド ボックスによって、データの読み出しや書き込みが不可 能となる共用DRAM領域が画定される。

【0021】別の態様では、本発明は、PUがAPUへ 20 コマンドを出して、アプリケーションとデータのAPU による処理を開始するためのシステムと方法とを提供す るものである。これらのコマンドは、APU遠隔処理命 令(ARPC)と呼ばれ、このコマンドによって、APU がコプロセッサの役割を演じることなく、アプリケーシ ョンとデータのAPUによる並列処理のPUによる全般 的管理と調整が可能となる。

【()()22] 他の実施形態では、本発明によって、スト リーミング・データ処理用の専用パイプライン構造を設 定するシステムと方法とが提供される。このシステムと 30 方法によれば、PUによってとれらのストリーミング・ データの処理を行うために、APUの調整グループと、 これらのAPUと関連するメモリサンドボックスの調整 グループとが設定される。バイブ・ラインの専用APU とメモリサンドボックスとは、データ処理が行われない 時間中もバイブ・ライン専用のままである。言い換えれ は、専用APU及びこれらの専用APUと関連するサン ドボックスとは、この期間中は予約状態となる。

【①023】他の実施形態では、本発明はタスク処理用 の絶対タイマーを提供する。この絶対タイマーは、アプ リケーションとデータの処理用としてAPUが使用する クロック周波数に依存しない。アプリケーションは、絶 対タイマーによって定義される、タスク用の時間に基づ いて書かれる。APUが使用しているクロック周波数 が、APUの機能の改善などに起因して増加しても、絶 対タイマーによって定義される所定のタスク用の時間は そのまま同じである。この方式によれば、古いAPUに おける遅い処理時間を前提として書かれた古いアプリケ ーションの処理を、これらの新しいAPUでは行わせな いこととする必要がなく、かつ、新しいバージョンのA 50 ビューティング・モジュールしか含まれない。DTV1

PUによる処理時間の向上を実現することが可能にな

【1) () 2 4 】また本発明は、より処理速度が高速な新し いAPUを、古いAPUにおける遅い処理速度を前提と して書かれた古いアプリケーションの処理に用いること を可能にする。他の方式をも提供するものである。この 方式では、速度の改善によって生じるAPUの並列処理 の調整における問題の処理の間に、とれらの古いアプリ ケーションの処理時にAPUが使用している命令(マイ プログラムが予期する順番どおりに維持されるよう、 "オペレーションなし" ("NOOP")命令が、これち のAPUのいくつかによって実行される命令の中へ挿入 される。これらの命令の中へこれらの"NOOP"を挿 入することにより、APUによるすべての命令を実行す るための正しいタイミングが維持される。

【0025】他の実施形態では、本発明は、光導液器が 統合化される集積回路を含むチップ・バッケージを提供 するものである。

[0026]

【発明の実施の形態】図1に、本発明によるコンピュー タ・システム101のアーキテクチャ全体を示す。 【0027】との図に例示されているように、システム 101にはネットワーク104が含まれ、複数のコンビ ュータとコンピューティング・デバイスがこのネットワ ークと接続されている。ネットワーク104の例とし て、LAN、インターネットのようなグローバルネット ワーク、あるいは他のコンピュータ・ネットワークが挙 げられる。

【0028】ネットワーク104と接続されたコンピュ ータとコンピューティング・デバイス(ネットワークの 「メンバー")の中には、クライアント側コンピュータ 106、サーバーコンピュータ108、個人用情報機器 (PDA)110. デジタルテレビ(DTV)112および その他の有線または無線コンピュータとコンピューティ ング・デバイスなどが含まれる。ネットワーク104の メンバーによって用いられるプロセッサは、同じ共通の コンピューティング・モジュールから構成される。また これらのプロセッサは、好適には、ISAがすべて同じ で、好適には同じ命令セットに従って処理を実行する。 個々のプロセッサ内に含まれるモジュールの数は、その プロセッサが必要とする処理パワーによって決められ

【0029】倒えば、システム101のサーバー108 は、クライアント106より多いデータ処理およびアプ リケーション処理を実行するので、クライアント106 より多いコンピューティング・モジュールを含むことに なる。一方、PDA110では最低量の処理しか実行さ れない。したがって、PDA110には最少の数のコン

17 12はクライアント106とサーバー108の間の処理

レベルを実行する。したがって、DTV112にはクラ

イアント106とサーバー108の間のいくつかのコン ビューティング・モジュールが含まれる。以下に説明す るように、各コンピューティング・モジュールの中に は、処理用コントローラと、ネットワーク104を介し て伝送されるデータおよびアプリケーションの並列処理 を実行する複数の同一処理ユニットとが含まれる。 【0030】システム101がこのように均質な構成を 有することから、アダプタビリティ、処理速度および処 10 りよりもはるかに効率的、かつ、はるかに効果的に広帯 理効率が改善される。システム101の各メンバーが、 同じコンピューティング・モジュールのうち1つまたは それ以上(またはコンピューティング・モジュールの一 部)を用いて処理を実行するので、データとアプリケー ションの実際の処理をどのコンピュータまたはコンピュ ーティング・デバイスで実行するかは重要ではなくな る。さらに、個々のアプリケーションとデータの処理 は、ネットワークのメンバーの間で分担することができ る。システム全体を運じて、システム101が処理した ることにより、この処理がどこで行われたかにかかわら ず、処理を要求したコンピュータまたはコンピューティ ング・デバイスへその処理結果を伝送することが可能と なる。この処理を実行するモジュールが共通の構造と共 通のISAとを有するので、プロセッサ間の互換性を達 成するためのソフトウェアの追加層の計算上の負担が回 避される。このアーキテクチャとプログラミング・モデ ルによって、リアルタイムのマルチメディア・アプリケ ーションなどの実行に必要な処理速度が改善される。 度と効率というさらなる利点を利用するために、このシ ステムによって処理されるデータとアプリケーションと は、一意的に識別される。それぞれフォーマットが同じ であるソフトウェア・セル102へとバッケージ化され る。 各ソフトウェア・セル102は、アプリケーション とデータの双方を含むあるいは含み得る。また各ソフト ウェア・セルには、ネットワーク104とシステム10 1全体の中でセルを識別するためのセル識別子が含ま れ、その一例としては、ソフトウェア・セルをグローバ の構造的均一性と、ネットワークの中でのソフトウェア ・セルの一意的識別とによって、ネットワークの任意の コンピュータまたはコンピューティング・デバイスでの アプリケーションとデータの処理が改善される。例え

は、グライアント106は、ソフトウェア・セル102

の作成を行うこともできるが、クライアント106側の

処理能力は限られていることから、このソフトウェア・

セルをサーバー108へ伝送して処理してもらうことも

できる。したがって、ソフトウェア・セルは、ネットワ

ソースの可用性に基づく処理を行うことが可能となる。 【0032】また、システム101のプロセッサとソフ トウェア・セルが均質な構造を有することで、今日の異 質なネットワークの混在という問題の多くを防ぐことが できる。例えば任意の命令セットを用いる任意のどの! SA上でもアプリケーションの処理を許容しようとする 非効率的なプログラミング・モデル(Javaのバーチ ャル・マシーンのような仮想マシーンなど)が回避され る。したがって、システム101は、今日のネットワー 域処理の実現が可能となる。

【0033】ネットワーク104のすべてのメンバーの ための基本となる処理用モジュールはプロセッサ・エレ メント(PE)である。図2にPEの構造が例示されてい る。この図に示すように、PE201は、処理ユニット (PU)203. DMAC205、複数の付加処理ユニッ F(APU), すなわち、APU207, APU209, APU211. APU213, APU215, APU2 17. APU219、APU221を具備する。ローカ データとアプリケーションを含むセルを一意的に識別す。20 ルPEバス223は、APUと、DMAC205と、P U203との間でデータとアプリケーションとを伝送す る。ローカルPEバス223は、従来型のアーキテクチ +などを備えていてもよいし、あるいは、パケット交換 式ネットワークとして実現されてもよい。バケット交換 式ネットワークとして実現される場合。より多くのハー ドウェアが必要となり、その一方で、利用可能な帯域幅

【0034】PE201は、デジタル論理回路を実現す る様々な方法を用いて構成可能である。しかし、PE2 【0031】システム101によって改善される処理速 30 01は、好適には、シリコン基板上の単一の集積回路と して構成されることが望ましい。基板用代替材料の中に は、ガリウム砒素、ガリウム・アルミニウム砒素、砒素 および多種多様のドーパントを用いるその他のいわゆる III-B化合物が含まれる。またPE2()」は、超伝導 材料(高速単一滋泉量子(RSFQ)論理処理など)を用い て実現することもできる。

【0035】PE201は、高帯域メモリ接続部227 を介してダイナミック・ランダム・アクセス・メモリ (DRAM)225と密接に関連する。DRAM225は ルに識別する【Dが含まれる。ソフトウェア・セルのこ 40 PE201周メイン・メモリとして機能する。DRAM 225は好適には、ダイナミック・ランダム・アクセス ・メモリであることが望ましいとはいえ、他の手段、例 えばスタティック・ランダム・アクセス・メモリ(SR AM)として、磁気ランダム・アクセス・メモリ(MRA M)、光メモリまたはホログラフィ・メモリなどを用い てDRAM225を実現することもできる。DMAC2 O5によって、DRAM225と、PE201のAPU とPUとの間のデータ転送が改善される。以下さらに説 明するように、DMAC205によって、各APUに対 ーク104全体を移動してネットワーク上での処理用リ 50 するDRAM225内の排他的領域が指定されるが、こ

の排他的領域の中へはAPUだけしかデータの書き込みができず、また、APUだけしかこの排他的領域からのデータ読み出しを行うことができない。この排他的領域は"サンドボックス"と呼ばれる。

【0036】PU203は、データとアプリケーション のスタンド・アローン型処理が可能な標準的プロセッサ などであってもよい。作動時に、PUは、APUによっ て、データとアプリケーションの処理のスケジュール管 理と全般的管理とを行う。APUは好適には、単一命 令、複数データ(SIMD)プロセッサであることが望ま 10 しい。PU203の制御によって、APUは、並列的か つ独立にこれらのデータとアプリケーションの処理を実 行する。DMAC205は、共用DRAM225に格納 されているデータとアプリケーションへのPU203と APUによるアクセス制御を行う。PE201は、好適 には8個のAPUを含むことが望ましいとはいえ、必要 とする処理パワーに応じて、PE内でこの数より多少上 下する個数のAPUを用いてもよい。また、PE201 のようないくつかのPEを結合(まとめてバッケージ化) して処理パワーの改善を図ることもできる。

【0037】例えば、図3に示すように、1以上のチップ・バッケージなどの中に4つのPEをバッケージ化(まとめて結合)してネットワーク104のメンバー用の単一プロセッサを形成してもよい。この機成は広帯域エンジン(BE)と呼ばれる。図3に示すように、BE301には4つのPE(PE303、PE305、PE307、PE309)が含まれる。これらのPE間の通信はBEバス311を介して行われる。広帯域メモリ接続部313によって共用DRAM315とこれらのPE間の通信が行われる。BEバス311の代わりに、BE301のPE間の通信は、DRAM315とこのメモリ接続部とを介して行うことができる。

【0038】入力/出力(1/0)インターフェース31 7と外部バス319とは、広帯域エンジン301とネットワーク104のその他のメンバー間で通信を行う。B E301の各PEは、PEのAPUによって行われるアブリケーションとデータの並列的かつ独立した処理と同様の並列的かつ独立した方法で、データとアブリケーションの処理を実行する。

【①①39】図4はAPUの構造を例示する図である。APU402には、ローカル・メモリ406、レジスタ410、4つの浮動小数点演算ユニット412および4つの整数演算ユニット414が含まれる。しかし、ここでもまた、必要とする処理パワーに応じて、4個より多少上下する個数の浮動小数点演算ユニット412と整数演算ユニット414を用いてもよい。1つの好ましい実施形態では、ローカル・メモリ406には128キロバイトの記憶容量が含まれ、レジスタ410の容量は128×128ビットである。浮動小数点演算ユニット412に、毎秒320倍浮動小数点演算ユニット41

速度で好適に作動し、整数演算ユニット414は、毎秒320億回の演算速度(32GOP)で好適に作動する。【0040】ローカル・メモリ406はキャッシュ・メモリではない。ローカル・メモリ406は、好適にはSRAMとして構成されることが望ましい。APUに対するキャッシュ・コヒーレンシー、つまりキャッシュの整台性のサポートは不要である。PUでは、当該PUで開始されるダイレクト・メモリー・アクセス(DMA)をサポートするためにキャッシュの整合性が要求される場合もある。しかし、APUによって開始されるDMAに対する、あるいは、外部装置からのおよび外部装置へのアクセスに対するキャッシュの整合性のサポートは不要である。

【0 0 4 1 】A P U 4 0 2 にはさらに、A P Uへおよび APUからアプリケーションとデータとを伝送するため のバス404が含まれる。1つの好ましい実施形態では このバスは1024ビットの幅を持つ。APU402に はさらに内部バス408、420、418が含まれる。 1つの好ましい実施形態では、バス408は256ビッ 20 トの幅を待ち、ローカル・メモリ406とレジスタ41 ①間で通信を行う。バス420と418とは、それぞ れ、レジスタ410と浮動小数点演算スニット412と の間、および、レジスタ410と整数海算ユニット41 4間で通信を行う。ある好ましい実施形態では、レジス タ4 1 0 から浮動小数点演算ユニット4 1 2 または整数 演算ユニット414へのバス418と420の幅は、3 84ピットであり、浮動小数点演算ユニット412また は整数演算ユニット414からレジスタ410へのバス 4.18と4.20の幅は128ビットである。浮動小数点 30 演算ユニット412または整数演算ユニット414から レジスタ410への幅より広い、レジスタ410から浮 動小数点演算スニットまたは整数演算スニットへの上記 バスの広い幅によって、レジスタ410からのより広い データ・フローが処理中に許容される。最大3ワードが 各計算には必要となる。しかし、各計算の結果は、一般 に、ただ1ワードだけである。

【りり42】図5~10は、ネットワーク104のメンバーのプロセッサのモジュラー構造をさらに例示する図である。例えば、図5に示すように、1つのプロセッサには単一のPE602を含むことができる。上述のように、このPEには、一般に、PU、DMACおよび8個のAPUが含まれる。各APUにはローカル・ストレージ(LS)が含まれる。一方、プロセッサは、ビジェアライザ(VS)505の構造を育する場合もある。図5に示すように、VS505はPU512、DMAC514および4つのAPU(APU516、APU518、APU520、APU522)を有する。PEのその他の4つのAPUによって通常占有されるチップ・バッケージ内のスペースは、この場合、ビクセル・エンジン50

2は、毎秒320億浮動小数点演算(32GLOPS)の 50 8. 画像用キャッシュ510およびブラウン管コントロ

ーラ(CRTC)504によって占有される。PE502 またはVS505に求められる通信速度に応じて、チッ プ・バッケージの中に光インターフェース506が含ま れる場合もある。

【()()43】との標準化されたモジュラー構造を用い て、多数の他のプロセッサの変更例を容易にかつ効率的 に構成することが可能となる。例えば、図6に示すプロ セッサは、2つのチップ・バッケージ(BEを備えるチ ップ・バッケージ602と、4つのVSを含むチップ・ パッケージ604)を育する。入出力部(!/0)606 によって、チップ・パッケージ602のBEとネットワ ーク104との間にインターフェースが設けられる。バ ス608はチップ・バッケージ602とチップ・バッケ ージ604との間の通信を行う。入出用プロセッサ(I OP)610によってデータ・フローが制御され、!/ ○606へのまたは1/○606からの入出力が行われ る。I/O606はASIC (Application Specific I ntegrated Circit)として製造が可能である。VSから の出力はビデオ信号612である。

【0044】図7は、ネットワーク104のその他のメー20 ンバーへ超高速通信を行う2つの光インターフェース? 04と706とを備えたBE702用のチップ・バッケ ージ(またはローカルに接続された他のチップ・パッケ ージ)を倒示する。BE702は、ネットワーク104 上でサーバーなどとして機能することができる。

【0045】図8のチップ・バッケージは、2つのPE 802及び804および2つのVS806及び808を 有する。 [/ 0810 は、チップ・バッケージとネット ワーク104との間にインターフェースを与える。チッ プ・バッケージからの出力はビデオ信号である。との様 成は画像処理用ワークステーションなどとして機能する ことができる。

【0046】図9はさらに別の構成を例示する。この構 成は、図8に例示されている構成の処理パワーの1/2 を含む。2つのPEの代わりに1つのPE902が設け られ、2つのVSの代わりに1つのVS904が設けら れる。1/0906は、図8に例示されている1/0の 帯域幅の1/2の帯域幅を有する。またこのようなプロ セッサは、画像処理用ワークステーションとして機能す るととができる。

【0047】最後の構成が図10に図示されている。こ のプロセッサは、単一のVS1002と1/01004 だけから構成される。この構成はPDAなどとして機能 することができる。

【0048】図11は、ネットワーク104のプロセッ サのチップ・バッケージの中への光インターフェースの 統合を例示する図である。これらの光インターフェース によって、光信号は電気信号に変換され、電気信号は光 信号に変換される。また、これらの光インターフェース は、ガリウム砒素、アルミニウム・ガリウム砒素、ゲル 50 テムと格造を倒示する図である。同様の制御システムと

マニウムその他の元素や化合物などを含む様々な材料か ち構成することができる。この図に示すように、光イン ターフェース [1 0 4 と 1 1 0 6 とは B E 1 1 0 2 のチ ップ・バッケージの上に組み立てられる。BEバス11 08はBE1102のPE. すなわち. PE1110、 PE1112. PE1114、PE1116およびこれ らの光インターフェースとの間での通信を行う。 光イン ターフェース1104には2つのボート(ボート111 8とボート1120)が含まれ、また光インターフェー ス1106には2つのボート(ボート1122とボート 1124)が含まれる。ポート1118、1120、1 122、1124は、光導波路1126、1128、1 130、1132とそれぞれ接続される。光信号は、光 インターフェース1104と1106のボートを介し で、これらの光導波路の中を通り、BE1102へおよ びBE1102から伝送される。

【0049】とのような光導波路と各BEの4つの光ボ ートとを用いて様々な構成において複数のBEをまとめ て接続してもよい。例えば、図12に示すように、この ような光ポートを介して2つまたはそれ以上のBE(B E1152、BE1154. BE1156など)を値列 に接続することができる。この例では、BE1152の 光インターフェース1166は、その光ポートを介しB E1154の光インターフェース1160の光ポートと 接続される。同様に、BE1154の光インターフェー ス1162の光ポートは、BE1156の光インターフ ェース1164の光ポートと接続される。

【0050】図13にマトリクス構成が例示される。こ の構成では、ABEの光インターフェースは2つの他の BEと接続される。この図に示すように、BE1172 の光インターフェース1188の光ポートの中の1つ が、BE1176の光インターフェース1182の光ポ ートと接続される。光インターフェース1188のもう 一方の光ポートは、BE1178の光インターフェース 1184の光ポートと接続される。同様に、BE117 4の光インターフェース1190の1つの光ポートはB E1178の光インターフェース1184のもう一方の 光ポートと接続される。光インターフェース1190の もろ一方の光ポートは、BE1180の光インターフェ ース1186の光ポートと接続される。このマトリック ス構成は他のBEに対しても同様に拡張することができ

【0051】シリアル構成がマトリックス構成のいずれ かを用いて、任意の所望のサイズとパワーから成るネッ トワーク104用プロセッサの構成が可能となる。言う までもなく、BEの光インターフェースに対して、また は、BEよりPE数の少ないプロセッサに対して追加ボ ートを加えて、他の構成を形成してもよい。

【0052】図14はBEのDRAMに対する制御シス

23

構造が、別のサイズを持ち、多少異なる数のPEを含む プロセッサの中で用いられる。この図に示すように、ク ロスバ交換機によって、BE1201を備える4つのP Eからなる各DMAC1210が8つのパンク・コント ロール1206と接続される。各バング・コントロール 1206によって、DRAM1204の8つのバンク1 208(4つだけしか図示されていない)が制御される。 したがって、DRAM1204は、合計64のバンクを 具備することになる。好ましい実施形態では、DRAM 1204は64メガバイトの容置を持ち、各バンクは1 10 メガバイトの容量を持っている。各バンク内の最小のア ドレス指定可能単位は、この好ましい実施形態では10 24ビットのブロックである。

【0053】BE1201にはスイッチ・ユニット12 12も含まれる。スイッチ・ユニット1212によっ て、BE1201と密接に接続されているBEの他のA PUのDRAM1204へのアクセスが可能となる。し たがって、第2のBEを第1のBEと密接に接続するこ とが可能となり、さらに、各BEの各APUは、APU が通常アクセス可能なメモリ・ロケーションの数の2倍 26 のアドレス指定を行うことが可能となる。スイッチ・ユ ニット1212のようなスイッチ・ユニットを介して、 第1のBEのDRAMから第2のBEのDRAMへのデ ータの直接読み出し、または、第2のBEのDRAMか ら第1のBEのDRAMへのデータの直接書き込みを行 うととが可能となる。

【① 054】倒えば、図15に示すように、とのような 書き込みを行うために、第1のBEのAPU(BE12 22のAPU1220など)によって、第2のBEのD RAM(通常の場合のようなBE 1222のDRAM1 224 citat, BE1226 o DRAM1228 a ど)のメモリ・ロケーションへの書き込みコマンドが出 される。BE1222のDMAC1230は、クロスバ 交換機1221を介して、バンク・コントロール123 4.へ書き込みコマンドを送り、バンク・コントロール1 234は、バング・コントロール1234と接続された 外部ボート1232ヘコマンドを伝送する。BE122 6のDMAC1238は書き込みコマンドを受け取り、 BE1226のスイッチ・ユニット1240へこのコマ ンドを転送する。スイッチ・ユニット1240は書き込 40 みコマンドの中に含まれるDRAMアドレスを識別し、 BE1226のバンク・コントロール1242を介し て、DRAM1228のパンク1244へ、DRAMア・ ドレス内に格納するデータを送る。したがって、スイッ チ・ユニット1240によって、DRAM1224とD RAM1228の双方は、BE1222のAPU用の単 一メモリ空間として機能することが可能になる。 【10055】図16はDRAMの64個のバンク構成を

図示する。これらのバンクは、8つの行(1302、1

314、1316)と8つの列(1320、1322、1 324, 1326, 1328, 1330, 1332, 1 334)とで構成されている。 善行は1つのバンク・コ ントローラによって制御される。したがって、各バンク ・コントローラは8メガバイトのメモリを制御する。 【0056】図17と18は、最小のアドレス指定可能 な絡納単位(1024ビットのブロックなど)でのDR AMの格納とアクセスを行うための異なる構成を倒示す る。図17で、DMAC1402は単一のバンク140 4の中に8つの1024ビット・ブロック1406を格 納する。図18では、DMAC1412によって、10 24ビットを含むデータ・ブロックの読み出しと書き込 みが行われるものの、これらのブロックは、2つのバン ク(バンク1414とバンク1416)の間で分配され る。したがって、これらのバンクの各々には16個のデ ータ・ブロックが含まれ、データの各ブロックには51 2ピットが含まれる。この分配によって、DRAMのア クセスをさらに高速なものに改善することが可能とな り、ある種のアプリケーションの処理に役立つ。

【0057】図19はPE内のDMAC1506のアー キテクチャを例示する。この図に例示されているよう に、MAPU1502がDMAC1506の構造上のノ ード 15 0 4 へ直接アクセスを行うように、DMAC 1 506を含む構造上のハードウェアは全てのPEを通じ て配設される。各ノードは、ノードが直接アクセスを行 う対象のAPUによるメモリ・アクセスに適した論理処 理を実行する。

【0058】図20はDMACの他の実施形態。すなわ ち、非分配型アーキテクチャを図示する。この場合、D 30 MAC1606の構造上のハードウェアは集中型であ る。APU1602とPU1604は、ローカルPEバ ス1607を介してDMAC1606を用いて通信を行 う。DMAC1606はクロスバー・スイッチを介して バス1608と接続される。バス1608はDRAM1 610と接続されている。

【0059】上述のように1つのPEの複数のAPUの すべては、独立に、共用DRAM内のデータへのアクセ スが可能である。その結果、第1のAPUがあるデータ をそのローカル・ストレージで処理しているときに、第 2のAPUがこれらのデータを要求する場合もある。そ の時点で共用DRAMから第2のAPUへ当該データが 出力された場合、データの値を変化させ得る第1のAP Uの進行中の処理に起因して、そのデータが無効になる 場合がある。したがって、その時点で第2のプロセッサ が共用DRAMからデータを受け取った場合、第2のブ 口セッサでエラー結果が生じるおそれがある。例えば、 このようなデータとしては、グローバル変数用の具体的 な値が挙げられる。第1のプロセッサがその処理中その 値を変えた場合、第2のプロセッサはもう使用されてい 304、1306、1308、1310、1312、1 50 ない値を受け取ることになる。したがって、共用DRA

Mの範圍内でメモリ・ロケーションからのおよびメモリ ・ロケーションへのAPUによるデータの読み出しと書 き込みを同期させる何らかの方式が必要となる。との方 式では、別のAPUがそのローカル・ストレージで現在 働きかけている対象データであって、したがって最新の ものではないデータのメモリ・ロケーションからの読み 出しと、最新のデータを絡納するメモリ・ロケーション の中へのデータの書き込みと、を行わないようにする必 要がある。

の各アドレス指定が可能なメモリ・ロケーションに対し で、そのメモリ・ロケーションの中に絡納されているデ ータに関連する状態情報を格納するために、DRAMの 中でメモリの追加セグメントの割り振りが行われる。と の状態情報の中には、フルノエンプティ(F/E)ビット と、メモリ・ロケーションからデータを要求するAPU の識別子(APU ID)と、要求されたデータを読み出 す読み出し先となるAPUのローカル・ストレージのア ドレス(LSアドレス)とが含まれる。DRAMのアドレ することができる。ある好ましい実施形態ではこのサイ スは1024ビットである。

【0061】F/Bビットの1への設定は、メモリ・ロ ケーションに格納されているデータが最新のものである ことを示す。一方、F/Eビットのりへの設定は、関連 するメモリ・ロケーションに格納されたデータが最新の ものではないととを示す。とのビットが0に設定されて いるとき、APUがそのデータを要求しても、APUに よってそのデータの即時読み出しは妨げられる。この場 台、そのデータを要求しているAPUを識別するAPU 30 【0066】DRAM1702には、メモリ・ロケーシ I Dと、データが最新のものになっているとき、その データを読み出す読み出し先となるこのAPUのローカ ル・ストレージ内のメモリ・ロケーションを識別するし Sアドレスとが、追加メモリ・セグメントの中へ入力さ ns.

【0062】また追加メモリ・セグメントは、APUの

ローカル・ストレージ内の各メモリ・ロケーションに対 して割り振られる。この追加メモリ・セグメントは、 "ビジー・ビット"と呼ばれる!ビットを格納する。こ タの絡納用として関連するLSメモリ・ロケーションの 予約を行うために使用される。ローカル・ストレージ内 の特定のメモリ・ロケーションに対してビジー・ビット が上に設定されている場合、これらの固有データの書き 込み用としてのみAPUはこのメモリ・ロケーションを 使用することができる。一方、ビジー・ビットが、ロー カル・ストレージ内の特定のメモリ・ロケーションに対 して()に設定されている場合、APUは、任意のデータ の書き込み用としてこのメモリ・ロケーションを使用す

るととができる。

【0063】F/Eピット、APU ID、LSアドレ スおよびビジー・ビットが、PEの共用DRAMから の、および、PEの共用DRAMへのデータの読み出し と書き込みを同期させるために使用される方法を示す例 が図21-35に例示されている。

26

【0064】図21に示すように、1以上のPE(PE 1720など)がDRAM1702を使用する。PE1 720にはAPU1722とAPU1740とが含まれ る。APU1722には制御論理回路1724が含ま 【0060】これちの問題を解決するために、DRAM 10 れ、APU1740には制御論理回路1742が含まれ る。APU1722にはローカル・ストレージ1726 も含まれる。とのローカル・ストレージには複数のアド レス可能なメモリ・ロケーション1728が含まれる。 APU1740にはローカル・ストレージ1744が含 まれ、このローカル・ストレージにも複数のアドレス可 能なメモリ・ロケーション1746が含まれる。とれち のアドレス可能なメモリ・ロケーションのすべては好適 にはサイズが1024ビットであることが望ましい。 【0065】メモリの追加セグメントは各LSのアドレ ス指定が可能なメモリ・ロケーションは任意のサイズと 20 ス可能なメモリ・ロケーションと関連付けられる。例え

は、メモリ・セグメント1729と1734とはそれぞ れ、ローカルなメモリ・ロケーション1731と173 2とに関連付けられ、メモリ・セグメント1752はロ ーカルなメモリ・ロケーション1750と関連付けられ る。上述のような「ビジー・ビット」 はこれらの追加 メモリ・セグメントの各々の中に格納される。ローカル なメモリ・ロケーション1732は、このメモリ・ロケ ーションがデータを含むととを示すいくつかの×印を用 いて示されている。

ョン1706と1708とを含む複数のアドレス可能な メモリ・ロケーション1704が含まれる。これらのメ モリ・ロケーションは、好適にはサイズが1024ビッ トであることが窒ましい。メモリの追加セグメントはま たこれらのメモリ・ロケーションの善々とも関連付けら れる。例えば、追加メモリ・セグメント1760はメモ リ・ロケーション1706と関連し、追加メモリ・セグ メント1762はメモリ・ロケーション1708と関連 付けられる。呂メモリ・ロケーションに格納されるデー のビジー・ビットは、DRAMから検索される固有デー 40 夕に関連する状態情報は、メモリ・ロケーションと関連 付けられたメモリ・セグメントに格納される。この状態 情報の中には、上述のように、F/Eピット、APU **!DおよびLSアドレスが含まれる。例えば、メモリ・** ロケーション1708については、この状態情報にはF /Eピット1712、APU ID1714およびLS アドレス1716が含まれる。

> 【0067】この状態情報とビジー・ビットとを用い て、PEのAPU、または1グループのPE間での、共 用DRAMからの、および、同期した共用DRAMから 50 の読み出しと、同期した共用DRAMへのデータの書き

込みを行うことができる。

【0068】図22はAPU1722のLSメモリ・ロ ケーション1732から、DRAM1702のメモリ・ ロケーション1708へのデータの同期書き込みの開始 を例示する図である。APU1722の制御論理回路! 724によってとれらのデータの同期書き込みが開始さ れる。メモリ・ロケーション1708がエンプティであ るため、F/Eビット1712は0に設定される。その 結果、メモリ・ロケーション1708の中へLSメモリ 能となる。一方、このビットが1に設定されていて、メ モリ・ロケーション1708がフル状態であり、最新の 有効データを含むことが示されている場合、制御回路! 722はエラー・メッセージを受け取ることになり、こ のメモリ・ロケーションへのデータの書き込みは禁止さ れる。

27

【0069】メモリ・ロケーション1708への成功し たデータの同期書き込みの結果が図23に示されてい る。との書き込まれたデータはメモリ・ロケーション1 708の中に格納され、F/Eビット1712は1に設 26 8など)のメモリ・ロケーションから、APUのローカ 定される。この設定によって、メモリ・ロケーション1 708がフル状態であること、および、このメモリ・ロ ケーションの中のデータが最新の有効データであること が示される。

【0070】図24は、DRAM1702のメモリ・ロ ケーション1708からローカル・ストレージ1744 のしSメモリ・ロケーション1750へのデータの同期 読み出しの開始を例示する図である。この読み出しを開 始するために、LSメモリ・ロケーション1750のメ 設定されて、上記データ用としてこのメモリ・ロケーシ ョンが予約される。このビジー・ビットを1に設定する ことによって、APU1740がこのメモリ・ロケーシ ョンに他のデータを格納することはなくなっている。 【0071】図25に示すように、副御論理回路174 2は次にDRAM1702のメモリ・ロケーション17 () 8 に対して同期読取りコマンドを出す。このメモリ・ ロケーションと関連付けられるドブロビット1712は 1に設定されているので、メモリ・ロケーション170 と見なされる。その結果、メモリ・ロケーション170 8からしSメモリ・ロケーション1750へのデータ転 送の準備の際に、F/Eピット1712は0に設定され る。この設定が図26に示されている。このビットを() に設定されているということは、これらのデータの読み 出しの後に、メモリ・ロケーション1708のデータは 無効になることを示す。

【0072】図27に示すように、メモリ・ロケーショ ン1708内のデータは、次に、メモリ・ロケーション

出される。図28は最終状態を示す図である。メモリ・ ロケーション1708のデータのコピーはLSメモリ・ ロケーション1750に絡納される。F/Eビット17 12は0に設定され、メモリ・ロケーション1708の データが無効であることが示される。この無効は、AP U1740によって行われた上記データの変更の結果で ある。メモリ・セグメント1752内のビジー・ビット もまた()に設定される。との設定によって、APU17 40がLSメモリ・ロケーション1750を任意の目的 - ロケーション 1732 内のデータを書き込むととが可 10 に利用できるとと、すなわち、このLSメモリ・ロケー ションがもはや固有データの受信を待機している予約状 騰ではないことが示される。 したがって、任意の目的の ためにAPU1740によるLSメモリ・ロケーション 1750へのアクセスが可能となる。

28

【0073】図29~図35には、DRAM1702の メモリ・ロケーション用のF/Eビットが、Oに設定さ れていて、このメモリ・ロケーションのデータが最新の ものでもなく有効なものでもないことが示されている場 合の、DRAM1702(メモリ・ロケーション170 ル・ストレージ(ローカル・ストレージ 1744のLS メモリ・ロケーション1752など)のLSメモリ・ロ ケーションへのデータの同期読み出しが例示されてい る。 図29 に示すように、この転送を開始するために、 LSメモリ・ロケーション1750のメモリ・セグメン ト1752内のビジー・ビットは1に設定され、このデ ータ転送用としてこのLSメモリ・ロケーションが予約 される。図30に示すように、制御論理回路1742 は、次に、DRAM1702のメモリ・ロケーション1 モリ・セグメント1752の中のビジー・ビットが1に 30 708に対して同期読取りコマンドを出す。このメモリ ・ロケーションと関連付けられたF/Eピット(F/E ビット1712)は0亿設定されているので、メモリ・ ロケーション1708に格納されているデータは無効で ある。その結果、信号は制御論理回路1742へ伝送さ れ、このメモリ・ロケーションからのデータの即時読み 出しが阻止される。

【0074】図31に示すように、APU ID171 4とこの読取りコマンド用のLSアドレス1716とは メモリ・セグメント1762の中へ書き込まれる。この 8の中に格納されたデータは最新の、有効データである 40 場合、APU1740用のAPU IDと、LSメモリ ロケーション1750用のLSメモリ・ロケーション とはメモリ・セグメント1762の中へ書き込まれる。 したがって、メモリ・ロケーション1708の範囲内の データが最新のものになっているとき、このAPU ! DとLSメモリ・ロケーションは、最新のデータを伝送 する伝送先のメモリ・ロケーションを決定するために使 用される。

【0075】メモリ・ロケーション1708内のデータ は、APUがこのメモリ・ロケーションの中へデータを 1708かちLSメモリ・ロケーション1750へ読み 50 書き込むと、有効で最新のデータとなる。APU172

2のメモリ・ロケーション1732などかちメモリ・ロ ケーション1708の中へのデータの同期書き込みが図 29に例示されている。このメモリ・ロケーション用の F/Eピット1712が0に設定されているため、これ ちのデータのこの同期書き込みは許される。

29

【0076】図33に示すように、との書き込み後、メ モリ・ロケーション1708の中のデータは最新の育効 データになる。したがって、メモリ・セグメント176 2から得られるAPUID1714とLSアドレス17 16とは、メモリ・セグメント1762から即座に読み 10 出され、次いでこの情報はこのセグメントから削除され る。メモリ・ロケーション1708の中のデータの即時 読み出しを予期して、F/Eピット1712もまた()に 設定される。図34に示すように、APU ID171 4とLSアドレス1716とを読み出すと、APU17 40のLSメモリ・ロケーション1750ヘメモリ・ロ ケーション1708内の有効データを読み出すためにこ の情報は直ちに使用される。最終状態が図35に図示さ れている。この図は、メモリ・ロケーション1708か ちメモリ・ロケーション1750ヘコピーされた有効デ 20 ータと、()に設定されたメモリ・セグメント1752内 のビジー・ビットと、りに設定されたメモリ・セグメン ト1762内のF/Eビット1712とを図示する。こ のビジー・ビットの()への設定によって、任意の目的の ためにAPU1740がLSメモリ・ロケーション17 50のアクセスを行うことが可能になる。このF/Eビ ットの()への設定によって、メモリ・ロケーション17 () 8内のデータがもはや最新のものでもなく、有効なも のでもないことが示される。

AMのメモリ・ロケーションの様々な状態とを妄約する 図であり、この状態は、F/Eピットの状態と、APU **【Dと、メモリ・ロケーションに対応するメモリ・セ** グメントの中に絡納されたしSアドレスとに基づく。こ のメモリ・ロケーションは、3つの状態を持つことが可 能である。これらの3つの状態として、F/Eビットが Oに設定され、APUIDまたはLSアドレスに対して 情報が提供されないエンプティ状態1880と、F/E ビットが1に設定され、APU IDまたはLSアドレ スに対して情報が提供されないフル状態1882と、F /EビットがOに設定され、APUIDとLSアドレス に対して情報が提供されるプロッキング状態1884と

【0078】この図に示すように、エンプティ状態18 80では、同期書き込みオペレーションが許され、フル 状態1882への遷移という結果が得られる。しかし、 メモリ・ロケーションがエンプティ状態であるときはメ モリ・ロケーション内のデータが最新のものではないの で、同期読み出しオペレーションに対しては、ブロッキ ング状態1884へ遷移するという結果となる。

【0079】フル状態1882では、同期設み出しオペ レーションが許され、エンプティ状態1880への遷移 という結果が得られる。一方、有効データの上書きを避 けるために、フル状態1882の同期書き込みオペレー ションは禁止される。このような書き込みオペレーショ ンがこの状態で試みられる場合、状態の変化は生じず、 エラー・メッセージがAPUの対応する制御論理回路へ 伝送される。

【0080】プロッキング状態1884では、メモリ・ ロケーションの中へのデータの同期書き込みが許され、 エンプティ状態1880への遷移という結果が得られ る。一方、ブロッキング状態1884での同期読み出し オペレーションは禁止される。このブロッキング状態を 生じさせることとなった前面同期読み出しオペレーショ ンとのコンプリクトを阻止するためである。同期読み出 しオペレーションが、ブロッキング状態1884で試み られた場合、状態変化は生じないでAPUの対応する制 御論理回路へエラー・メッセージが伝送される。

【0081】共用DRAMからのデータの同期読み出し と、共用DRAMへのデータの同期書き込みを行う上述 の方式は、外部装置からのデータ読み出しと外部装置へ のデータ書き込み用フロセッサとして通常専用の計算用 リソースを取り除くためにも利用が可能である。この入 出方(!/O)機能はPUによって行うこともできる。し かし、この同期方式の変更を利用して、適切なプログラ ムを実行するAPUがこの機能を実行してもよい。例え は、この方式を利用して、外部装置によって開始され た。【/〇インターフェースからのデータ伝送を求める 割込み要求を受け取るPUは、このAPUにこの要求の 【0077】図36は、上述のオペレーションと、DR 30 処理を委任してもよい。次いで、APUは1/Oインタ ーフェースに対して同期書き込みコマンドを出す。今度 はこのインターフェースによって、現在DRAMの中へ データを書き込むことができる旨の信号が外部装置へ送 **られる。次にAPUはDRAMに対して同期談取りコマ** ンドを出し、DRAMの関連するメモリ空間をブロッキ ング状態に設定する。APUはまた、データを受け取る 必要があるAPUのローカル・ストレージのメモリ・ロ ケーションに対してビジー・ビットを1に設定する。ブ ロッキング状態では、DRAMの関連するメモリ空間と 関連付けられた追加メモリ・セグメントの中に、APU のIDとAPUのローカル・ストレージの関連するメモ リ・ロケーションのアドレスが含まれる。次に外部装置 は同期書き込みコマンドを出し、DRAMの関連するメ モリ空間へデータが直接書き込まれる。このメモリ空間 はプロッキング状態にあるので、データは、このスペー スの中から、追加メモリ・セグメントの中で識別された APUのローカル・ストレージのメモリ・ロケーション の中へ直ちに読み出される。次いで、これらのメモリー ロケーション用のビジー・ビットはりに設定される。外 59 部装置がデータの書き込みを完了したとき、APUは、

伝送が完了した旨を示す信号をPUへ出す。

【0082】したがって、この方式を用いて、PUに対する最小の計算上の負荷で、外部装置からのデータ転送処理を行うことができる。しかし、この銭能を委任されたAPUはPUに対して割込み要求を出せることが望ましく、外部装置がDRAMに対して直接アクセスを行うことが望ましい。

31

【0083】基PEのDRAMには複数の「サンドボッ クス"が含まれる。サンドボックスによって共用DRA M領域が画定され、この領域を越えて、特定のAPUま 10 たは1組のAPUがデータの読み出しや書き込みを行う ことはできない。これらのサンドボックスによって、1 つのAPUが処理するデータに起因する、別のAPUに よって処理されるデータの敲損に対するセキュリティが 与えられる。またこれらのサンドボックスによって、ソ フトウェア・セルが全DRAMの中でデータの破損を生 じる可能性なく、ネットワーク104から特定のサンド ボックスの中へソフトウェア・セルのダウンロードを行 うことが許される。本発明では、サンドボックスは、D RAMとDMACとから成るハードウェアの中に設けら 20 れる。ソフトウェアの代わりに、このハードウェア内に これらのサンドボックスを設けることにより、速度とセ キュリティという利点が得られる。

【10084】PEのPUはAPUへ割り当てられるサン ドボックスの制御を行う。PUは、オペレーティング・ システムのような信頼のおけるプログラムだけしか通常 作動させないので、本方式によってセキュリティが危険 にさらされることはない。本方式に従って、PUはキー 管理テーブルの構築と維持とを行う。 図37にこのキー 管理テーブルが例示されている。この図に示すように、 キー管理テーブル1902内の各エントリには、APU 用の識別子(ID)1904と、そのAPU用のAPU キー1906と、キー・マスク1908とが含まれる。 このキー・マスクの用途について以下説明する。キー管 選テーブル1902は、スタティック・ランダム・アク セス・メモリ(SRA)のような比較的高速のメモリに好 適に格納され、DMACと関連付けられる。キー管理テ ーブル1902へのエントリはPUによって制御され る。APUが、DRAMの特定の格納位置(ストレージ ロケーション) へのデータの書き込みあるいはDRAM の特定の格納位置からのデータの読み出しを要求する と、DMACは、その格納位置と関連付けられたメモリ ・アクセス・キーに対して、キー管理テーブル1902 内のそのAPUへ割り当てられたAPUキー1906の 評価を行う。

【0085】図38に示すように、DRAM2002の キー管理テーブル1902内の要求を行っているAPU 各アドレス可能な格納位置2006に対して専用メモリ のキー1906を調べる。ステップ2206で、DMA・セグメント2010が割り当てられる。この格納位置 Cは、メモリ・アクセス管理テーブル2102で、サンドボックスと関連付けられたメモリ・アクセス・キー2・セグメントの中に格納される。上述のように、やはり 50 110を調べるコマンドで、サンドボックス!D210

各アドレス可能な格納位置2006と関連付けられたさ ちなる追加専用メモリ・セグメント2008によって、 格納位置へのデータ書き込みと、格納位置からのデータ の読み出しを行うための同期情報が格納される。

【0086】作動時に、APUはDMACへDMAコマンドを出す。とのコマンドには、DRAM2002の格納位置2006のアドレスが含まれる。とのコマンドを実行する前に、DMACは、キー管理テーブル1902におけるAPUの1D1904を用いて要求を行っているAPUのキー1906を調べる。次いで、DMACは、APUがアクセスを求める対象先であるDRAMの格納位置と関連付けられた専用メモリ・セグメント2010内に格納されているメモリ・アクセス・キー2012と、要求を行っているAPUのAPUキー1906との比較を行う。2つのキーが一致しない場合、DMAコマンドは実行されない。一方、2つのキーが一致した場合、DMAコマンドは進行し、要求されたメモリ・アクセスが実行される。

【0087】図39に他の実施形態の一例を示す。この 例では、PUはメモリ・アクセス管理テーブル2102 の維持も行う。メモリ・アクセス管理テーブル2102 にはDRAM内にある各サンドボックス用のエントリが 含まれる。図39の特定の例では、DRAMには64個 のサンドボックスが含まれる。メモリ・アクセス管理テ ープル2102内の各エントリには、サンドボックス用 識別子(ID)2104と、ベース・メモリ・アドレス2 106と、サンドボックス・サイズ2108と、メモリ ・アクセス・キー2110と、アクセス・キーマスク2 110とが含まれる。ペース・メモリ・アドレス210 6によって、DRAM内にアドレスが設けられ、このア ドレスによって特定のメモリ・サンドボックスの最初の 部分が示される。サンドボックス・サイズ2108によ ってサンドボックスのサイズが与えられ、したがって、 このサイズによって特定のサンドボックスのエンドボイ ントが与えられる。

【0088】図40は、キー管理テーブル1902とメモリ・アクセス管理テーブル2102とを用いてDMAコマンドを実行するためのステップを示すフロー・チャートである。ステップ2202では、APUによって、サンドボックス内の特定の一つあるいは彼数のメモリ・ロケーションに対するアクセス用DMAコマンドがDMACへ出される。このコマンドには、アクセス要求を行う対象先である特定のサンドボックスの識別を行うサンドボックス1D2104が含まれる。ステップ2204では、DMACは、APUの1D1904を利用して、キー管理テーブル1902内の要求を行っているAPUのキー1906を調べる。ステップ2206で、DMACは、メモリ・アクセス管理テーブル2102で、サンドボックスと関連付けられたメモリ・アクセス・キー2110を調べるコマンドで、サンドボックスと関連付けられたメモリ・アクセス・キー2

4を利用する。ステップ2208で、DMACは、要求を行っているAPUへ割り当てられているAPUキー1906をサンドボックスと関連付けられたアクセス・キー2110と比較する。ステップ2210で、この2つのキーが一致しない場合、処理はステップ2212へ移行し、そこでDMAコマンドは先へ進まず、要求を行っているAPUとPUのいずれかまたはその双方へエラー・メッセージが送信される。一方、ステップ2210で、2つのキーの一致が得られた場合、処理はステップ 192214へ進み、そこでDMACはDMAコマンドを実行する。

33

【()()89】APUキー用およびメモリ・アクセス・キ 一用のキー・マスクによってこのシステムに大きな柔軟 性が与えられる。キー用のキー・マスクによって、マス **りされたビットはワイルド・カードに変換される。例え** は、APUキー1906と関連付けられたキー・マスク 1908が、キー・マスク1908内のこれらのビット を1に設定することなどにより、その最後の2ビットが "マスク"に設定されている場合、APUキーは1また 20 は1)のいずれかになることができ、そのままメモリーア クセス・キーに一致することになる。例えば、APUキ ーが1010であるとする。通常、このAPUキーによ って1010のアクセス・キーを持つサンドボックスへ のアクセスだけが可能になる。しかし、このAPUキー 用のAPUキー・マスクが0001に設定されている場 台、このAPUキーを用いて1010または1011の いずれかのアクセス・キーを持つサンドボックスへのア クセスを行うことが可能となる。同様に、1010また は1011のいずれかのAPUキーを持つAPUによっ 30 て、0001に設定されたマスクを持つアクセス・キー 1010のアクセスを行うことが可能である。APUキ ー・マスクとメモリ・キー・マスクの双方を同時に使用 することができるので、多数のバリエーションのサンド ボックスに対するAPUによるアクセシビリティの設定 が可能となる。

【0090】また本発明はシステム101のプロセッサ用の新しいプログラミング・モデルも提供するものである。このプログラミング・モデルではソフトウェア・セル102が用いられる。ネットワーク104上の任意のプロセッサへ処理用としてこれらのセルの伝送を行うことが可能である。またこの新しいプログラミング・モデルでは、システム101のユニークなモジュラー形アーキテクチャと、システム101のプロセッサとが利用される。

【①①91】ソフトウェア・セルはAPUのローカル・ストレージからAPUによって直接処理される。APU サンドボックス・サイズ2328によって、セルの実行は、DRAM内のいずれのデータまたはプログラムに対 に必要なDRAMと関連する必要なAPU内に、保護さしても直接働きかけることは行わない。DRAM内のデータとプログラムは、APUがこれらのデータとプログ 50 よって、シーケンシャルな実行を要求する1グループの

ラムの処理を行う前に、APUのローカル・ストレージの中に読み込まれる。したがって、APUのローカル・ストレージには、プログラム・カウンタと、スタックと、これらのプログラムを実行するための他のソフトウェア・エレメントとが含まれることになる。PUは、DMACに対してDMAコマンドを出すことによりAPUの制御を行う。

【0092】ソフトウェア・セル102の構造が図41 に例示されている。この図に示すように、ソフトウェア - セル2302などのソフトウェア・セルの中には、ル ート選定情報セクション2304と本体部分2306と が含まれる。ルート選定情報セクション2304に含ま れる情報は、ネットワーク104のプロトコルに依って 決められる。ルート選定情報セクション2304の中に は、ヘッダ2308、宛先ID2310、ソースID2 3 1 2 および応答!D 2 3 1 4 が含まれる。宛先 I D に はネットワーク・アドレスが含まれる。TCP/IPブ ロトコルの下で、例えば、ネットワーク・アドレスはイ ンターネット・プロトコル(1P)アドレスである。さら に宛先102310には、処理のためにセルを伝送すべ き伝送先のPE及びAPUの識別子が含まれる。ソース 102314にはネットワーク・アドレスが含まれ、こ のソース!DによってPEとAPUとが識別され、この PEとAPUとからセルが起動し、必要な場合に、宛先 PEとAPUとがセルに関する追加情報を得ることが可 能となる。応答ID2314にはネットワーク・アドレ スが含まれ、この応答! D2314によって、セルに関 するクエリとセルの処理の結果とを送る送り先のPEと APUとが識別される。

「0093」をルの本体部分2306にはネットワークのプロトコルとは無関係の情報が含まれる。図41の分解部分はセルの本体部分2306の細部を図示する。セルの本体部分2306のヘッダ2320によってセル本体の開始部が識別される。セル・インターフェース232にはセルの利用に必要な情報が含まれる。この情報の中には、グローバルな一意的iD2324と、要求されるAPU2326と、サンドボックス・サイズ2328と、前回のセルの!D2330とが含まれる。

【0094】グローバルな一意的!D2324によって、ネットワーク104全体を通じてソフトウェア・セル2302が一意的に協別される。グローバルな一意的・iD2324が、ソースID2312(ソースID2312内のPEまたはAPUの一意的識別子など)と、ソフトウェア・セル2302の作成または伝送の時刻と目付とに基づいて作成される。必要なAPU2326によってセルの実行に必要な最低数のAPUが与えられる。サンドボックス・サイズ2328によって、セルの実行に必要なDRAMと関連する必要なAPU内に、保証されたメモリ査が与えられる。前回のセル!D2330に

セル(ストリーミング・データなど)内の前回のセルの識 則子が提供される。

35

【①①95】実行セクション2332の中にはセルのコ ア情報が含まれる。この情報の中にはDMAコマンド・ リスト2334と、プログラム2336と、データ23 38とが含まれる。プログラム2336には、APUプ ログラム2360と2362などのAPUによって実行 されるプログラム("アプレット" と呼ばれる)が含ま れ、データ2338にはこれらのプログラムを用いて処 運されるデータが含まれる。DMAコマンド・リスト2 10 RPCのステップを例示する。指定APUによるアプレ 334には、プログラムの起動に必要な一連のDMAコ マンドが含まれる。これらのDMAコマンドにはDMA コマンド 2340、2350、2355、2358が 含まれる。PUはDMACへこれらのDMAコマンドを 出す。

【0096】DMAコマンド2340にはVID234 2 が含まれる。VID2342は、DMA コマンドが出 されたとき物理IDに対して対応づけられるAPUのバ ーチャル!Dである。DMAコマンド2340にはロー ド・コマンド2344とアドレス2346も含まれる。 ロード・コマンド2344は、APUにDRAMから特 定の情報を読み出しローカル・ストレージの中へ入れる よろに命令する。アドレス2346によってこの特定情 級を含むDRAM内のバーチャル・アドレスが与えられ る。との特定情報は、プログラム・セクション2336 からのプログラムや、データ・セクション2338から のデータや、あるいはその他のデータなどであってもよ い。最終的に、DMAコマンド2340にはローカル・ ストレージのアドレス2348が含まれる。このアドレ ージのアドレスが識別される。DMAコマンド2350 には類似の情報が含まれる。その他のDMAコマンドも 使用可能である。

【0097】DMAコマンド・リスト2334には一連 のキック・コマンド(キック・コマンド2365と23 58など)も含まれる。キック・コマンドとは、PUC よってAPUへ出されるセルの処理を開始するコマンド である。DMAキック・コマンド2355には、バーチ ャルAPU ID2352と、キック・コマンド235 4と、プログラム・カウンタ2356とが含まれる。バ 40 ーチャルAPU ID2352はキックすべき対象AP Uを識別し、キック・コマンド2354は関連するキッ ク・コマンドを与え、プログラム・カウンタ2356 は、プログラムの実行用プログラム・カウンタのための アドレスを与える。DMAキック・コマンド2358 は、同じAPUまたは別のAPUに対して同様の情報を 与える。

【①①98】上述したように、PUは独立したプロセッ サとしてAPUを扱い、コプロセッサとして扱うもので はない。したがって、APUによる処理を制御するため 50 2で、アプレットの指示で、APUは、アプレットの関

に、PUは、遠隔手順呼出しに類似したコマンドを使用 する。これらのコマンドは "APU遠隔手順呼出し(A RPC)"と呼ばれる。PUは、一連のDMAコマンド をDMACへ出すことによりARPCを実行する。DM ACは、APUプログラムとそれと関連するスタック・ フレームとをAPUのローカル・ストレージの中へロー ドする。次いで、PUはAPUへ最初のキックを出し、 APUプログラムを実行する。

【0099】図42は、アプレットを実行するためのA ットの処理の開始時にPUが実行するとれらのステップ が、図42の第1の部分2402に示され、指定APU が実行するステップが、図42の第2の部分2404に 示されている。

[0100] ステップ2410で、PUはアプレットを 評価し、次いで、アプレットの処理用APUを指定す る。ステップ2412で、PUは、必要な単額のサンド ボックス用のメモリ・アクセス・キーの設定を行うDM AコマンドをDMACへ出すことにより、アプレットの 29 実行用スペースをDRAM内に割り振る。ステップ24 14で、PUは、指定APUへの割込み要求による、ア プレットの完了信号の伝送を可能にする。ステップ24 18で、PUは、DRAMからAPUのローカル・スト レージへアプレットをロードするDMAコマンドをDM ACへ出す。ステップ2420で、DMAコマンドが実 行され、アプレットがDRAMからローカル・ストレー ジへ読み出される。ステップ2422で、PUは、アブ レットと関連付けられたスタック・プレームをDRAM からAPUのローカル・ストレージへロードするDMA スによって、情報をロードできそうなローカル・ストレ 30 コマンドをDMACへ出す。ステップ2423で、DM Aコマンドが実行され、スタック・プレームがDRAM からAPUのローカル・ストレージへ読み出される。ス テップ2424で、PUは、DMACがAPUへキーを 割り当てて、ステップ2412で指定された、一又は復 数のハードウェア・サンドボックスからのデータ読み出 しと、その一又は複数のハードウェア・サンドボックス へのデータ書き込みを行うことをAPUに許可するDM Aコマンドを出す。ステップ2426で、DMACは、 APUへ割り当てられたキーを用いてキー管理テーブル (KTAB)の更新を行う。ステップ2428で、PU は、プログラムの処理を開始するDMAコマンド「キッ ク"をAPUへ出す。特定のアプレットに応じて、特定 のARPCの実行時にPUによって他のDMAコマンド を出してもよい。

> 【0101】上記のように、図42の第2の部分240 4は、アプレットの実行時にAPUによって行われるス テップを例示するものである。ステップ2430で、A PUは、ステップ2428で出されるキック・コマンド に応じてアプレットの実行を開始する。ステップ243

連スタック・プレームの評価を行う。ステップ2434 で、APUは、DMACへ複数のDMAコマンドを出 し、スタック・プレームが必要に応じてDRAMからA PUのローカル・ストレージへ指定するデータのロード を行う。ステップ2436で、これらのDMAコマンド が実行され、データは、DRAMからAPUのローカル ストレージへ読み出される。ステップ2438でAP Uはアプレットを実行し、ある結果を出力する。ステッ プ2440で、APUはDMACへDMAコマンドを出 し、DRAMにその結果を絡納する。ステップ2442 10 で、DMAコマンドが実行され、アプレットの結果がA PUのローカル・ストレージからDRAMへ書き込まれ る。ステップ2444で、APUはPUへ割込み要求を 出し、ARPCが完了したことを示す信号伝送を行う。 【() 1 () 2 】 P U の指示の下で独立にタスクを実行する APUの能力によって、1グループのAPUと、1グル ープのAPUと関連付けられたメモリ・リソースとを拡 張タスクの実行専用にすることが可能になる。例えば、 1つのPUは、1以上のAPUと、これらの1以上のA スとを、拡張された時間中ネットワーク104を介して 伝送されてくるデータの受信専用とし、また、1以上の 他のAPUとそれらと関連付けられたメモリ・サンドボ ックスへ、この時間中受信したデータのさらなる処理を 行うための送信専用とすることができる。この能力は、 ネットワーク104を介して伝送されるストリーミング ・データ(ストリーミングMPEGまたはストリーミン グATRACオーディオまたはビデオ・データなど)の 処理にとって特に好適である。PUは、1以上のAPU をとれらのデータの受信専用とし、1以上の他のAPU およびそれらと関連付けられたメモリ・サンドボックス をとれらのデータの解凍と処理専用とすることができ る。言い換えれば、PUは、APUのグループとそれち と関連付けられたメモリ・サンドボックスとの間でこの ようなデータ処理を行うための専用バイブライン関係の 確立を行うことができる。

37

【0103】しかし、このような処理を効率的に実行す るためには、パイプ・ラインの専用APUとメモリサン ドボックスとが、データ・ストリームを含むアプレット。 の処理が行われない時間中もパイプ・ライン専用のまま であることが望ました。言い換えれば、専用APUおよ びそれらと関連するサンドボックスが、これらの時間中 予約状態のままに置かれることが望ましい。アプレット の処理の完了時における、APUとその関連付けられた 一又は複数のメモリ・サンドボックスを予約、即ちリザ ープ状態としておくことは、「鴬駐終了」と呼ばれる。 鴬駐終了はPUからの命令に応じて行われる。

【0104】図43、44、45は、1グループのAP

リーミング・データ(ストリーミングMPEGデータな と)を処理するための専用パイプライン構造の設定を例 示する。図43に示すように、このバイプライン構造の 構成要素にはPE2502とDRAM2518とが含ま れる。PE2502の中には、PU2504、DMAC 2506%LVAPU2508, APU2510. AP U2512を含む複数のAPUが含まれる。PU250 4. DMAC2506およびこれらのAPU間の通信は PEバス2514を介して行われる。広帯域幅のバス2 516によってDMAC2506はDRAM2518と 接続される。DRAM2518の中には、復数のサンド ボックス(サンドボックス2520)、サンドボックス2 522、サンドボックス2524、サンドボックス25 26など)が含まれる。

【0105】図44に、専用パイプラインを設定するた めのステップを例示する。ステップ2610で、PU2 504は、ネットワーク・アプレットを処理するように APU2508を割り当てる。ネットワーク・アプレッ トは、ネットワーク104のネットワーク・プロトコル PUと関連付けられた1グループのメモリサンドボック 20 の処理用プログラムを有する。この場合、このプロトコ ルは 伝送制御プロトコル/インターネット用プロトコ ル(TCP/IP)である。このプロトコルに従うTCP /IPデータ・パケットはネットワーク104を介して 伝送される。受信時に、APU2508はこれらのバケ ットを処理し、パケット内のデータを組み立て、ソフト ウェア・セル102の中へ入れる。ステップ2612 で、PU2504は、ネットワーク・アプレットの処理 の完了時に鴬駐終了を実行するようにAPU2508に 指示する。ステップ2614で、PU2504は、AP およびそれらと関連付けられたメモリ・サンドボックス 30 U2510及び2512がMPEGアプレットの処理を 行うように割り当てる。ステップ2615で、PU25 04は、MPEGアプレットの処理の完了時に常駐終了 を実行するようにAPU2510及び2512に指示す る。ステップ2616で、PU2504は、APU25 08とAPU2510によるアクセス用ソース・サンド ボックスとしてサンドボックス2520を指定する。ス テップ2618で、PU2504は、APU2510に よるアクセス用宛先サンドボックスとしてサンドボック ス2522を指定する。ステップ2620で、PU25 04は、APU2508とAPU2512によるアクセ ス用ソース・サンドボックスとしてサンドボックス25 24を指定する。ステップ2622で、PU2504 は、APU2512によるアクセス用宛先サンドボック スとしてサンドボックス2526を指定する。ステップ 2624で、APU2510とAPU2512とは、そ れぞれ、ソース・サンドボックス2520とソース・サ ンドボックス2524の範囲内のメモリ・ブロックへ同 期読取りコマンドを送り、これらのメモリ・ブロックを プロッキング状態に設定する。最後に、処理はステップ 了し、バイブ・ライン専用のリソースが予約される。こ のようにして、APU2508、2510、2512お よびそれらと関連するサンドボックス2520、252 2. 2524および2526は予約状態に入る。

39

【0106】図45に、との専用パイプラインによるス トリーミングMPEGデータの処理ステップを例示す る。ステップ2630で、APU2508は、ネットワ ーク・アプレットを処理し、そのローカル・ストレージ の中で、TCP/IPデータ・バケットをネットワーク 104から受信する。ステップ2632で、APU25 19 0.8は、これらのTCP/IPデータ・パケットを処理 し、とれらのパケット内のデータをアセンブルし、ソフ トウェア・セル102の中へ入れる。ステップ2634 で、APU2508はソフトウェア・セルのヘッダ23 20(図23)をチェックし、セルがMPEGデータを含 むかどうかの判定を行う。セルがMPEGデータを含ま ない場合、ステップ2636で、APU2508は、鳥 用バイプライン内に含まれない他のAPUによって他の データを処理するために、DRAM2518内に指定さ PU2508はこの伝送についてPU2504に通知す

【0107】一方、ソフトウェア・セルがMPEGデー タを含む場合。ステップ2638で、APU2508は そのセルの前のセルの!D2330(図23)をチェック し、そのセルが属するMPEGデータ・ストリームを含 別する。ステップ2640で、APU2508はセルの 処理用の専用バイプラインのAPUを選択する。との場 台、APU2508は、これちのデータを処理するAP U2510を選択する。との選択は前回のセルID23 30とロード・バランシング・ファクタ (負荷平衡係 数)とに基づく。例えば、そのソフトウェア・セルが属 するMPEGデータ・ストリームの前回のソフトウェア ・セルが処理用としてAPU2510へ送られたことが 前のセル!D2330によって示されている場合、現在 のソフトウェア・セルも通常の処理用としてAPU25 10へ送られる。ステップ2642で、APU2508 は、サンドボックス2520へMPEGデータを書き込 む同期書き込みコマンドを出す。このサンドボックスは 予めブロッキング状態に設定されているので、ステップ 2644で、MPEGデータは、サンドボックス252 ①からAPU2510のローカル・ストレージへ自動的 に読み出される。ステップ2646で、APU2510 はそのローカル・ストレージでMPEGデータを処理し でビデオ・データを生成する。ステップ2648で、A PU2510はサンドボックス2522ヘビデオ・デー タを書き込む。ステップ2650で、APU2510は サンドボックス2520へ同期譲取りコマンドを出し、 このサンドボックスに追加MPEGデータの受信を準備 させる。ステップ2652で、APU2510は常駐終 50

了処理を行う。この処理によってこのAPUは予約状態 に入り、この予約状態の間APUは、MPEGデータ・ ストリームの中で追加MPEGデータの処理を行うべく 待機する。

【0108】他のタイプのデータ処理用として1グルー プのAPUおよびそれらと関連するサンドボックス間で その他の専用構造の設定が可能である。例えば、図46 に示すように、APUの専用グループ(APU270 2. 27() 8. 2714など)を設定し、3次元オブジ ュクトに対して幾何学的変換を実行して2次元ディスプ レイ・リストの生成を行うことが可能となる。これらの 2次元ディスプレイ・リストを他のAPUによってさら に処理(レンダー) し画素データの生成を行うようにす るととが可能である。この処理を実行するために、3次 元オブジェクトと、これらのオブジェクト処理から結果 として生じるディスプレイ・リストの絡納用として、サ ンドボックスが、APU2702、2708、2414 の専用となる。例えば、ソース・サンドボックス270 4, 2710, 2716は、それぞれ、APU270 れる汎用サンドボックスへそのセルを伝送する。またA 20 2、APU2708、APU2714によって処理され た3次元オブジェクトの絡納専用となる。同様に、宛先 サンドボックス2706、2712、2718は、それ čh. APU2702, APU2708, APU271 4によるこれらの3次元オブジェクトの処理から結果と して生じるディスプレイ・リストの絡納専用となる。 【0109】調整用APU2720は、そのローカル・ ストレージにおける、宛先サンドボックス2706、2 712、2718からのディスプレイ・リストの受信専 用である。APU2720は、これらのディスプレイ・ リスト間での調整を行い。画案データのレンダリングの ためにこれらのディスプレイ、リストを他のAPUへ送

【0110】システム101のプロセッサは絶対タイマ 一も使用する。この絶対タイマーはAPUとPEの他の エレメントヘクロック信号を出力する。このクロック信 号はこれらのエレメントを駆動するクロック信号に依存 せず、かつ、このクロック信号より高速である。この絶 対タイマーの利用が図28に例示されている。

【り111】との図に示すように、この絶対タイマーに よってAPUによるタスク・パフォーマンスのためのタ イム・バジェット(割り当て時間)が決定される。この タイム・バジェットによって、これらのタスクの完了時 間が設定されるが、この時間はAPUによるタスク処理 に必要な時間より長い時間になる。その結果、各タスク について、タイム・バジェットの範囲内に、ビジーな時 間とスタンバイ時間とが存在することになる。すべての アプレットは、APUの実際の処理時間にかかわらず、 とのタイム・バジェットに基づいて処理を行うように書 かれる。

【i) 1 1 2] 倒えば、PEの特定のAPU用として、タ

41

イム・バジェット2804のビジー時間2802中に特 定のタスクを行うことができる。ビジー時間2802が タイム・バジェット2804未満であるため、スタンバ イ時間2806がタイム・バジェット中に生じる。この スタンバイ時間中、APUは、APUが消費するパワー が少なくなるスリーブモードに入る。

【0113】タイム・バジェット2804が満了するま でまで、他のAPUまたはPEの他のエレメントがタス ク処理の結果を予想するととはない。したがって、AP Uの実際の処理速度にかかわらず、絶対タイマーによっ 10 **例**示する図である。 て決定されるタイム・バジェットを用いてAPUの処理 結果が鴬時調整される。

【() 114】縉来、APUによる処理速度はさらに高速 になる。しかし、絶対タイマーによって設定されるタイ ム・バジェットは同じままである。例えば、図28に示 すように、将来のAPUは、さらに短時間でタスクを実 行することになり、したがって、スタンバイ時間はさら に長くなるであろう。したがって、ビジー時間2808 はビジー時間2802より短くなり、スタンバイ時間2 810はスタンバイ時間2806より長くなる。しか し、絶対タイマーによって設定された同じタイム・バジ ェットに基づいて処理を行うようにプログラムが書かれ ているので、APU間での処理結果の調整が維持され る。その結果、さらに高速のAPUが、その処理の結果 が予想される時点でコンプリクトを生じることなく、低 速のAPU用として書かれたプログラムの処理を行うこ とが可能となる。

【①115】動作速度の向上や動作速度が異なることに 起因するAPUの並列処理の調整問題に対しては、AP たは」以上の指定APUにおいて、APUが実行してい る特定の命令(マイクロコード)の分析をアプレットの処 理時に行うようにすることもできる。 "オペレーション なし"("NOOP")命令を命令の中へ挿入し、APU のいくつかによってこの命令を実行して、アプレットに よって予想されるAPUによる処理を1ステップずつ適 切に行うことが可能となる。命令の中へこれらのNOO Pを挿入することにより、すべての命令のAPUによる 実行を行うための正しいタイミングの維持が可能とな る。

【() 116】以上特定の実施形態に関して本明細書で本 発明について説明したが、これらの実施形態は本発明の 原理と適用を示す単に例示的なものであると理解すべき である。したがって、添付の請求項によって画定されて いるような本発明の精神と範囲から退脱することなく、 以上の例示の実施形態に対して多数の改変を行うことが 可能であり、また、他の構成を考案することが可能であ

【図面の簡単な説明】

【図1】 本発明によるコンピュータ・ネットワークの 50 【図25】 本発明によるデータ同期オペレーションを

アーキテクチャ全体を例示する。

【図2】 本発明によるプロセッサ・エレメント(PE) の構造を例示する図である。

【図3】 本発明による広帯域エンジン(BE)の構造を 例示する図である。

【図4】 本発明による付加処理ユニット(APU)の構 . 造を例示する図である。

【図5】 本発明によるプロセッサ・エレメントと、ビ ジェアライザ(VS)と、光インターフェースとの構造を

【図6】 本発明によるプロセッサ・エレメントの1つ の組合せを例示する図である。

【図7】 本発明によるプロセッサ・エレメントの別の 組合せを例示する図である。

【図8】 本発明によるプロセッサ・エレメントのさら に別の組合せを例示する図である。

【図9】 本発明によるプロセッサ・エレメントのさら に別の組合せを例示する図である。

【図10】 本発明によるプロセッサ・エレメントのさ 26 ちに別の組合せを例示する図である。

【図11】 本発明によるチップ・バッケージ内での光 インターフェースの統合化を例示する図である。

【図12】 図11の光インターフェースを用いるプロ セッサの1つの構成を示す図である。

【図13】 図11の光インターフェースを用いるプロ セッサの別の構成を示す図である。

【図14】 本発明によるメモリ・システムの構造を例 示する図である。

【図15】 本発明による第1の広帯域エンジンから第 U間での調整を挟定する絶対タイマーに代えて、PUま 30 2の広帯域エンジンへのデータの書き込みを例示する図 である。

> 【図16】 本発明によるプロセッサ・エレメントため の共用メモリの構造を示す図である。

【図17】 図16に示すメモリ・バンク用の1つの櫓 造を例示する図である。

【図18】 図16に示すメモリ・バンク用の別の構造 を例示する図である。

【図19】 本発明によるDMACのための構造を例示 する図である。

40 【図20】 本発明による DMA Cのための代替の格造 を倒示する図である。

【図2】】 本発明によるデータ同期オペレーションを 例示する図である。

【図22】 本発明によるデータ同期オペレーションを 例示する図である。

【図23】 本発明によるデータ同期オペレーションを 例示する図である。

【図24】 本発明によるデータ同期オペレーションを 例示する図である。


特關2002-351850

43


```
【図47】 本発明によるAPUによるアプリケーショ
例示する図である。
                              ンとデータの並列処理を調整するための絶対タイマー方
【図26】 本発明によるデータ同期オペレーションを
                              式を例示する図である。
例示する図である。
                              【符号の説明】
【図27】 本発明によるデータ同期オペレーションを
                              101
                                      システム
例示する図である。
                              1010
                                      ‡~
【図28】 本発明によるデータ同期オペレーションを
                                      和北
                              102
例示する図である。
                                      ネットワーク
【図29】 本発明によるデータ同期オペレーションを
                              104
                                      クライアント
例示する図である。
                              106
                                     サーバーコンピュータ
【図30】 本発明によるデータ同期オペレーションを 10 108
                              1104
                                     光インターフェース
例示する図である。
                              1108
【図31】 本発明によるデータ同期オペレーションを
                                     バス
                              1118
                                     ボート
例示する図である。
【図32】 本発明によるデータ同期オペレーションを
                              1122
                                     ボート
                              1126
                                     光導波路
例示する図である。
【図33】 本発明によるデータ同期オペレーションを
                              1160
                                     光インターフェース
例示する図である。
                              1162
                                     光インターフェース
【図34】 本発明によるデータ同期オペレーションを
                              1164
                                     光インターフェース
                              1166
                                     光インターフェース
例示する図である。
【図35】 本発明によるデータ同期オペレーションを 29 1182
                                     光インターフェース
                                     光インターフェース
例示する図である。
                              1184
【図36】 本発明のデータ同期方式によるメモリーロ
                              1186
                                     光インターフェース
ケーションの様々な状態を例示する3つの状態のメモリ
                              1188
                                     光インターフェース
                              1188
                                     光インターフェース
図である。
                                     光インターフェース
【図37】 本発明によるハードウェア・サンドボック
                              1190
ス用のキー管理テーブルの構造を例示する図である。
                              1190
                                     光インターフェース
                                     コントロール
【図38】 本発明によるハードウェア・サンドボック
                              1206
ス用メモリ・アクセス・キーの格納方式を例示する図で
                              1212
                                     ユニット
                              1221
                                     クロスバ交換機
【図39】 本発明によるハードウェア・サンドボック 30 1232
                                     外部ボート
                                     コントロール
ス用メモリ・アクセス管理テーブルの構造を例示する図
                              1234
                              1240
                                     ユニット
である。
                                     コントロール
【図40】 図37のキー管理テーブルと図39のメモ
                              1242
リ・アクセス管理テーブルとを用いてメモリ・サンドボ
                              1244
                                     バンク
ックスにアクセスするステップを示すフロー・チャート
                              1406
                                     ブロック
                              1414
                                     バンク
【図41】 本発明によるソフトウェア・セルの構造を
                              1416
                                     バンク
例示する図である。
                              1504
                                      ノード
【図42】 本発明による、APUへ遠隔処理命令を出
                              1607
                                     バス
すステップを示すフロー・チャートである。
                            40 1608
                                     バス
【図43】 本発明による、ストリーミング・データ処
                              1722
                                     制御回路
理用専用パイプラインの構造を例示する図である。
                              1724
                                     制御論理回路
【図44】 本発明によるストリーミング・データの処
                              1726
                                     ストレージ
                                     ロケーション
翅時の図43の専用バイブラインによって実行されるス
                              1728
テップを示すフロー・チャートである。
                              1729
                                     セグメント
【図45】 本発明によるストリーミング・データの処
                              1731
                                     ロケーション
運時の図43の専用バイブラインによって実行されるス
                              1732
                                     ロケーション
テップを示すプロー・チャートである。
                              1742
                                     制御論理回路
【図46】 本発明によるストリーミング・データ処理
                              1746
                                     ロケーション
用の専用バイブラインの他の構造を例示する図である。 50 1760
                                      ロケーション
```

		(24)		特關2002-351850
	45			46
1752	セグメント	*	2332	実行セクション
1760	セグメント		2334	リスト
1762	セグメント		2520	サンドボックス
1880	エンプティ状態		2522	サンドボックス
1882	フル状態		2524	サンドボックス
1884	ブロッキング状態		2526	サンドボックス
1902	キー管理テーブル		2704	サンドボックス
1906	+		2706	宛先サンドボックス
1908	マスク		301	広帯域エンジン
2006	格納位置	10	3 1 1	バス
2008	も グメント		3 1 3	広帯域メモリ接続部
2010	セグメント		317	インターフェース
2012	+		319	外部バス
2102	アクセス管理テーブル		406	メモリ
2106	アドレス		408	内部バス
2110	+		410	レジスタ
2110	キーマスク		412	浮動小数点演算ユニット
223	バス		414	整数演算ユニット
227	高帯域メモリ接続部		420	バス
2302	包ル	20	506	バッケージの中に光インターフェース
2308	ヘッダ		508	エンジン
2320	ヘッダ		510	画像用キャッシュ
2322	インターフェース	*		


[M]]




(25)



[図3]




[図12]




特闘2002-351850 (25)


[24]




[図5]



[213]




[217]




特關2002-351850


(27)








[図18]



特關2002-351850


(28)

[図8] 808 V\$ (ビジュアライザ) 810 1/0 806 VS (E927544) FU DAIAC IOP LS APU SAPU LS APU **LEAPU** SAPU LS APU SAPU IS APV ES APU LSIAPU LS APU JAD . LEAPU LSAPU ASIC LSIAPU LSAPU ピクセル エンジン SAPU L**S** APU SAPU L8 APU 周辺機器 LE APU 外部記憶設置




(29) 特關2002-351850

[図11]




[図14]




特關2002-351850

(30)

[図15]




[図16]







[M20]



[21]




[**22**]




(32)


[图23]



[图24]




[図25]




(33)


[M26]



[図27]




[228]




(34)


[図29]



[図30]




[図31]




(35)


[図32]



[図33]





[図34]




特閥2002-351850

(35)







[図38]



特關2002-351850


(37)






特關2002-351850


(38)






特開2002-351850

(39)




特關2002-351850

(40)



[図46]



フロントページの続き

(51) Int.Cl.'		識別記号	Fį		j-マコート (参考)
G06F	15/16	640	G06F	15/177	682B
	15/177	682		9/06	6 4 0 B

(41)

特關2002-351850

(72)発明者 山崎 剛

アメリカ台衆国、カリフォルニア州 94494-2175、フォスター シティー、セ カンド フロア、イースト ヒルスデイル ブルバード 919 ソニー コンピュー タエンタテインメント アメリカ、イン ク. 内

Fターム(参考) 5B017 AA01 BA06 CA15 CA16 5B045 BB12 BB28 GG06 GG08 GG12 5B076 DD01